亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

高速實(shí)(shí)時(shí)數(shù)(shù)

  • 高速ADC PCB布局布線(xiàn)技巧

    在當(dāng)今的工業(yè)領(lǐng)域,系統(tǒng)電路板布局已成為設(shè)計(jì)本身的一個(gè)組成部分。因此,設(shè)計(jì)工程師必須了解影響高速信號(hào)鏈設(shè)計(jì)性能的機(jī)制。在高速模擬信號(hào)鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線(xiàn)需要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng)則取決于應(yīng)用。最終的答案各不相同,但在所有情況下,設(shè)計(jì)工程師都應(yīng)盡量消除最佳做法的誤差,而不要過(guò)分計(jì)較布局布線(xiàn)的每一個(gè)細(xì)節(jié)。本應(yīng)用筆記提供的信息對(duì)設(shè)計(jì)工程師的下一個(gè)高速設(shè)計(jì)項(xiàng)目會(huì)有所幫助。

    標(biāo)簽: ADC PCB 布局 布線(xiàn)技巧

    上傳時(shí)間: 2013-10-10

    上傳用戶(hù):杏簾在望

  • 高速PCB經(jīng)驗(yàn)與技巧

    EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級(jí)系統(tǒng)的設(shè)計(jì)分析工具和方法學(xué),這些技術(shù)涵蓋高速電路設(shè)計(jì)分析的方方面面:靜態(tài)時(shí)序分析、信號(hào)完整性分析、EMI/EMC設(shè)計(jì)、地彈反射分析、功率分析以及高速布線(xiàn)器。

    標(biāo)簽: PCB 經(jīng)驗(yàn)

    上傳時(shí)間: 2013-10-30

    上傳用戶(hù):ljd123456

  • Cadence高速PCB設(shè)計(jì)

      簡(jiǎn)要闡述了高速PCB設(shè)計(jì)的主要內(nèi)容, 并結(jié)合Cadence軟件介紹其解決方案比較了傳統(tǒng)高速設(shè)計(jì)方法與以Cadence為代表的現(xiàn)代高速PCB設(shè)計(jì)方法的主要差異指出在進(jìn)行高速設(shè)計(jì)過(guò)程中必須借助于EDA軟件工具進(jìn)行定性和定童分析, 進(jìn)行仿真測(cè)試, 才能保證設(shè)計(jì)成功

    標(biāo)簽: Cadence PCB

    上傳時(shí)間: 2013-11-05

    上傳用戶(hù):xiaoxiang

  • 高速PCB中微帶線(xiàn)的串?dāng)_分析

      對(duì)高速PCB中的微帶線(xiàn)在多種不同情況下進(jìn)行了有損傳輸?shù)拇當(dāng)_仿真和分析, 通過(guò)有、無(wú)端接時(shí)改變線(xiàn)間距、線(xiàn)長(zhǎng)和線(xiàn)寬等參數(shù)的仿真波形中近端串?dāng)_和遠(yuǎn)端串?dāng)_波形的直觀變化和對(duì)比, 研究了高速PCB設(shè)計(jì)中串?dāng)_的產(chǎn)生和有效抑制, 相關(guān)結(jié)論對(duì)在高速PCB中合理利用微帶線(xiàn)進(jìn)行信號(hào)傳輸提供了一定的依據(jù).

    標(biāo)簽: PCB 微帶線(xiàn) 串?dāng)_分析

    上傳時(shí)間: 2015-01-02

    上傳用戶(hù):haohao

  • 高速PCB設(shè)計(jì)中的反射研究

      在高速數(shù)字電路飛速發(fā)展的今天,信號(hào)的頻率不斷提高, 信號(hào)完整性設(shè)計(jì)在P C B設(shè)計(jì)中顯得日益重要。其中由于傳輸線(xiàn)效應(yīng)所引起的信號(hào)反射問(wèn)題是信號(hào)完整性的一個(gè)重要方面。本文研究分析了高速PCB 設(shè)計(jì)中的反射問(wèn)題的產(chǎn)生原因,并利用HyperLynx 軟件進(jìn)行了仿真,最后提出了相應(yīng)的解決方法。

    標(biāo)簽: PCB 反射

    上傳時(shí)間: 2013-12-18

    上傳用戶(hù):lht618

  • 高速PCB設(shè)計(jì)誤區(qū)與對(duì)策

    理論研究和實(shí)踐都表明,對(duì)高速電子系統(tǒng)而言,成功的PCB設(shè)計(jì)是解決系統(tǒng)EMC問(wèn)題的重要措施之一.為了滿(mǎn)足EMC標(biāo)準(zhǔn)的要求,高速PCB設(shè)計(jì)正面臨新的挑戰(zhàn),在高速PCB設(shè)計(jì)中,設(shè)計(jì)者需要糾正或放棄一些傳統(tǒng)PCB設(shè)計(jì)思想與做法,從應(yīng)用的角度出發(fā),結(jié)合近年來(lái)高速PCB設(shè)計(jì)技術(shù)的一些研究成果,探討了目前高速PCB設(shè)計(jì)中的若干誤區(qū)與對(duì)策.

    標(biāo)簽: PCB

    上傳時(shí)間: 2013-11-10

    上傳用戶(hù):flg0001

  • 基于FPGA 的低成本長(zhǎng)距離高速傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

    為解決目前高速信號(hào)處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問(wèn)題,設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng),本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號(hào),穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語(yǔ)言設(shè)計(jì)實(shí)現(xiàn),大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本,提高了系統(tǒng)集成度和穩(wěn)定性。

    標(biāo)簽: FPGA 高速傳輸

    上傳時(shí)間: 2013-11-25

    上傳用戶(hù):爺?shù)臍赓|(zhì)

  • 高速電路傳輸線(xiàn)效應(yīng)分析與處理

    隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高,電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì),總線(xiàn)的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ,有一大部分甚至超過(guò)100MHZ。目前約80% 的設(shè)計(jì)的時(shí)鐘頻率超過(guò)50MHz,將近50% 以上的設(shè)計(jì)主頻超過(guò)120MHz,有20%甚至超過(guò)500M。當(dāng)系統(tǒng)工作在50MHz時(shí),將產(chǎn)生傳輸線(xiàn)效應(yīng)和信號(hào)的完整性問(wèn)題;而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí),除非使用高速電路設(shè)計(jì)知識(shí),否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此,高速電路信號(hào)質(zhì)量仿真已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過(guò)高速電路仿真和先進(jìn)的物理設(shè)計(jì)軟件,才能實(shí)現(xiàn)設(shè)計(jì)過(guò)程的可控性。傳輸線(xiàn)效應(yīng)基于上述定義的傳輸線(xiàn)模型,歸納起來(lái),傳輸線(xiàn)會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來(lái)以下效應(yīng)。 · 反射信號(hào)Reflected signals · 延時(shí)和時(shí)序錯(cuò)誤Delay & Timing errors · 過(guò)沖(上沖/下沖)Overshoot/Undershoot · 串?dāng)_Induced Noise (or crosstalk) · 電磁輻射EMI radiation

    標(biāo)簽: 高速電路 傳輸線(xiàn) 效應(yīng)分析

    上傳時(shí)間: 2013-11-05

    上傳用戶(hù):tzrdcaabb

  • 基于FPGA實(shí)現(xiàn)的高速串行交換模塊實(shí)現(xiàn)方法研究

    采用Xlinx公司的Virtex5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問(wèn)題.該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫(xiě)以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.

    標(biāo)簽: FPGA 高速串行 模塊 實(shí)現(xiàn)方法

    上傳時(shí)間: 2013-10-19

    上傳用戶(hù):angle

  • 基于FPGA的高速電路設(shè)計(jì)與仿真

    現(xiàn)代數(shù)字信號(hào)處理從視頻擴(kuò)展到了中頻甚至射頻,針對(duì)要求信號(hào)處理的處理速度越來(lái)越高、傳輸速率越來(lái)越快等特點(diǎn),給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計(jì)工具設(shè)計(jì)、仿真的高速信號(hào)處理模塊,實(shí)現(xiàn)了對(duì)高速信號(hào)的實(shí)時(shí)接收和處理。關(guān)鍵詞:數(shù)字信號(hào)處理; 高速電路; FPGA;設(shè)計(jì)與仿真

    標(biāo)簽: FPGA 高速電路 仿真

    上傳時(shí)間: 2013-10-09

    上傳用戶(hù):baiom

主站蜘蛛池模板: 宁明县| 龙井市| 苍山县| 宣城市| 七台河市| 台中市| 聂拉木县| 隆安县| 垦利县| 佳木斯市| 北安市| 华池县| 永丰县| 温泉县| 屏南县| 青海省| 鞍山市| 金溪县| 台江县| 道真| 仙游县| 淮阳县| 上饶县| 黑水县| 买车| 博乐市| 正镶白旗| 安阳市| 武平县| 庄河市| 奇台县| 汾阳市| 广元市| 辉南县| 隆子县| 临沭县| 彰武县| 遂昌县| 乾安县| 辰溪县| 日土县|