高速電機由于轉(zhuǎn)速高、體積小、功率密度高，在渦輪發(fā)電機、渦輪增壓器、高速加工中心、飛輪儲能、電動工具、空氣壓縮機、分子泵等許多領域得到了廣泛的應用。永磁無刷直流電機由于效率高、氣隙大、轉(zhuǎn)子結(jié)構(gòu)簡單，因此特別適合高速運行。高速永磁無刷直流電機是目前國內(nèi)外研究的熱點，其主要問題在于：（1）轉(zhuǎn)子機械強度和轉(zhuǎn)子動力學；（2）轉(zhuǎn)子損耗和溫升。本文針對高速永磁無刷直流電機主要問題之一的轉(zhuǎn)子渦流損耗進行了深入分析。轉(zhuǎn)子渦流損耗是由定子電流的時間和空間諧波以及定子槽開口引起的氣隙磁導變化所產(chǎn)生的。首先通過優(yōu)化定子結(jié)構(gòu)、槽開口和氣隙長度的大小來降低電流空間諧波和氣隙磁導變化所產(chǎn)生的轉(zhuǎn)子渦流損耗；通過合理地增加繞組電感以及采用銅屏蔽環(huán)的方法來減小電流時間諧波引起的轉(zhuǎn)子渦流損耗。其次對轉(zhuǎn)子充磁方式和轉(zhuǎn)子動力學進行了分析。最后制作了高速永磁無刷直流電機樣機和控制系統(tǒng)，進行了空載和負載實驗研究。論文主要工作包括： 一、采用解析計算和有限元仿真的方法研究了不同的定子結(jié)構(gòu)、槽開口大小、以及氣隙長度對高速永磁無刷直流電機轉(zhuǎn)子渦流損耗的影響。對于2極3槽集中繞組、2極6槽分布疊繞組和2極6槽集中繞組的三臺電機的定子結(jié)構(gòu)進行了對比，利用傅里葉變換，得到了分布于定子槽開口處的等效電流片的空間諧波分量，然后采用計及轉(zhuǎn)子集膚深度和渦流磁場影響的解析模型計算了轉(zhuǎn)子渦流損耗，通過有限元仿真對解析計算結(jié)果加以驗證。結(jié)果表明：3槽集中繞組結(jié)構(gòu)的電機中含有2次、4次等偶數(shù)次空間諧波分量，該諧波分量在轉(zhuǎn)子中產(chǎn)生大量的渦流損耗。采用有限元仿真的方法研究了槽開口和氣隙長度對轉(zhuǎn)子渦流損耗的影響，在空載和負載狀態(tài)下的研究結(jié)果均表明：隨著槽開口的增加或者氣隙長度的減小，轉(zhuǎn)子損耗隨之增加。因此從減小高速永磁無刷電機轉(zhuǎn)子渦流損耗的角度考慮，2極6槽的定子結(jié)構(gòu)優(yōu)于2極3槽結(jié)構(gòu)。 二、高速永磁無刷直流電機額定運行時的電流波形中含有大量的時間諧波分量，其中5次和7次時間諧波分量合成的電樞磁場以6倍轉(zhuǎn)子角速度相對轉(zhuǎn)子旋轉(zhuǎn)，11次和13次時間諧波分量合成的電樞磁場以12倍轉(zhuǎn)子角速度相對轉(zhuǎn)子旋轉(zhuǎn)，這些諧波分量與轉(zhuǎn)子異步，在轉(zhuǎn)子保護環(huán)、永磁體和轉(zhuǎn)軸中產(chǎn)生大量的渦流損耗，是轉(zhuǎn)子渦流損耗的主要部分。首先研究了永磁體分塊對轉(zhuǎn)子渦流損耗的影響，分析表明：永磁體的分塊數(shù)和透入深度有關，對于本文設計的高速永磁無刷直流電機，當永磁體分塊數(shù)大于12時，永磁體分塊才能有效地減小永磁體中的渦流損耗；反之，永磁體分塊會使永磁體中的渦流損耗增加。為了提高轉(zhuǎn)子的機械強度，在永磁體表面通常包裹一層高強度的非磁性材料如鈦合金或者碳素纖維等。分析了不同電導率的包裹材料對轉(zhuǎn)子渦流損耗的影響。然后利用渦流磁場的屏蔽作用，在轉(zhuǎn)子保護環(huán)和永磁體之間增加一層電導率高的銅環(huán)。有限元分析表明：盡管銅環(huán)中會產(chǎn)生渦流損耗，但正是由于銅環(huán)良好的導電性，其產(chǎn)生的渦流磁場抵消了氣隙磁場的諧波分量，使永磁體、轉(zhuǎn)軸以及保護環(huán)中的損耗顯著下降，整體上降低了轉(zhuǎn)子渦流損耗。分析了不同的銅環(huán)厚度對轉(zhuǎn)子渦流損耗的影響，研究表明轉(zhuǎn)子各部分的渦流損耗隨著銅屏蔽環(huán)厚度的增加而減小，當銅環(huán)的厚度達到6次時間諧波的透入深度時，轉(zhuǎn)子損耗減小到最小。 三、對于給定的電機尺寸，設計了兩臺電感值不同的高速永磁無刷直流電機，通過研究表明：電感越大，電流變化越平緩，電流的諧波分量越低，轉(zhuǎn)子渦流損耗越小，因此通過合理地增加繞組電感能有效的降低轉(zhuǎn)子渦流損耗。 四、研究了高速永磁無刷直流電機的電磁設計和轉(zhuǎn)子動力學問題。對比分析了平行充磁和徑向充磁對高速永磁無刷直流電機性能的影響，結(jié)果表明：平行充磁優(yōu)于徑向充磁。設計并制作了兩種不同結(jié)構(gòu)的轉(zhuǎn)子：單端式軸承支撐結(jié)構(gòu)和兩端式軸承支撐結(jié)構(gòu)。對兩種結(jié)構(gòu)進行了轉(zhuǎn)子動力學分析，實驗研究表明：由于轉(zhuǎn)子設計不合理，單端式軸承支撐結(jié)構(gòu)的轉(zhuǎn)子轉(zhuǎn)速達到40，000rpm以上時，保護環(huán)和定子齒部發(fā)生了摩擦，破壞了轉(zhuǎn)子動平衡，導致電機運行失敗，而兩端式軸承支撐結(jié)構(gòu)的轉(zhuǎn)子成功運行到100，000rpm以上。 五、最后制作了平行充磁的高速永磁無刷直流電機樣機和控制系統(tǒng)，進行了空載和負載實驗研究。對比研究了PWM電流調(diào)制和銅屏蔽環(huán)對轉(zhuǎn)子損耗的影響，研究表明：銅屏蔽環(huán)能有效的降低轉(zhuǎn)子渦流損耗，使轉(zhuǎn)子損耗減小到不加銅屏蔽環(huán)時的1/2；斬波控制會引入高頻電流諧波分量，使得轉(zhuǎn)子渦流損耗增加。通過計算繞組反電勢系數(shù)的方法，得到了不同控制方式下帶銅屏蔽環(huán)和不帶銅屏蔽環(huán)轉(zhuǎn)子永磁體溫度。采用簡化的暫態(tài)溫度場有限元模型分析了轉(zhuǎn)子溫升，有限元分析和實驗計算結(jié)果基本吻合，驗證了銅屏蔽環(huán)的有效性。
標簽： 無刷直流 電機轉(zhuǎn)子 渦流損耗
上傳時間： 2013-05-18
上傳用戶：zl123!@#
該系統(tǒng)是一款磁卡閱讀存儲器，根據(jù)用戶要求解決了普通閱讀器只能實時連接計算機，不能單獨使用的問題。而且針對作為特殊用途的磁卡，要求三道磁道都記錄數(shù)據(jù)，并且第三磁道記錄格式與標準規(guī)定的記錄格式不同時，系統(tǒng)配套的應用程序?qū)ζ渥隽苏_譯碼、顯示。 @@ 整個系統(tǒng)包括單片機控制的閱讀存儲器硬件部分，和配套使用的計算機界面應用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲器芯片、串口電平轉(zhuǎn)換芯片等等，所有的工作過程都是由單片機控制。我們這里選用紫外線擦除的87C52單片機，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實現(xiàn)了磁信號到電信號的轉(zhuǎn)換。外部存儲器則是使用的8K Bytes的24LC65集成芯片，擴展8片，總?cè)萘窟_到8×8K。 @@ MAXIM公司出品的MAX232實現(xiàn)了單片機TTL電平到RS232接口電平的轉(zhuǎn)換，從而與計算機串口實現(xiàn)硬件連接。 @@ 計算機界面顯示程序采用當今使用最廣的面向?qū)ο缶幊陶Z言Visual Basic 6.0版本(以后簡稱VB)，并且使用VB帶有的串口通信控件MScomm，通過設置其屬性，使其和下位機單片機協(xié)議保持一致，進而進行正確的串口通信。關于磁道上數(shù)據(jù)記錄的譯碼，則是通過對每條磁道上數(shù)據(jù)記錄進行多次實驗，認真分析，進而得到了各條磁道各自的編碼規(guī)則，按照其規(guī)則對其譯碼顯示。這部分程序也是通過VB編程語言實現(xiàn)的。另外，計算機應用程序部分還實現(xiàn)了對下位機讀存器的擦除控制。 @@關鍵詞：磁卡，閱讀存儲器，單片機，串口通信，track3數(shù)據(jù)譯碼
上傳時間： 2013-08-05
上傳用戶：黃華強
嵌入式圖像采集系統(tǒng)具有體積小、成本低、穩(wěn)定性高等優(yōu)點，在遠程監(jiān)控、可視電話、計算機視覺、網(wǎng)絡會議等領域應用廣泛。為克服傳統(tǒng)基于單片機的圖像采集系統(tǒng)的種種不足，本文提出了一種新的解決方案，利用高速的ARM9嵌入式微處理器S3C2410A為硬件核心，搭配USB攝像頭，結(jié)合Linux構(gòu)建了一套嵌入式的圖像采集系統(tǒng)。USB攝像頭有著容易購買、性價比高等優(yōu)點，但長期以來將其直接應用于嵌入式系統(tǒng)卻很困難。隨著ARM微處理器的廣泛應用，嵌入式系統(tǒng)的性能得到了極大的提升。人們逐漸將操作系統(tǒng)引入其中，方便系統(tǒng)的管理和簡化應用程序的開發(fā)。Linux是一個免費開源的優(yōu)秀操作系統(tǒng)，將其移植到嵌入式系統(tǒng)中能夠?qū)ο到y(tǒng)進行高效地管理、極大地方便應用程序的開發(fā)。嵌入式的Linux操作系統(tǒng)繼承了Linux的優(yōu)良特性，還有著節(jié)約資源，實時性強等優(yōu)點。在本方案中以嵌入式Linux操作系統(tǒng)為基礎，借助其對USB、網(wǎng)絡等的強大支持能力來構(gòu)建高度靈活的圖像采集系統(tǒng)。通過利用Linux操作系統(tǒng)內(nèi)建的video4Linux對攝像頭進行編程，實現(xiàn)了將USB攝像頭采集到的視頻數(shù)據(jù)進行顯示和存為圖片的功能。本文中具體講述了嵌入式的軟硬件平臺的構(gòu)建，USB攝像頭的驅(qū)動開發(fā)，圖像采集應用程序的實現(xiàn)等。本文提出的嵌入式圖像采集方案適用于市面上絕大多數(shù)流行的USB攝像頭，還能把得到的圖像通過以太網(wǎng)傳輸以實現(xiàn)遠程的監(jiān)控。這套方案利用應用程序編程接口video4linux所提供的數(shù)據(jù)結(jié)構(gòu)、應用函數(shù)等，實現(xiàn)了在Linux環(huán)境下采集USB攝像頭圖像數(shù)據(jù)的功能，并運用嵌入式的GUI開發(fā)工具Qt/Embedded來編寫最終的應用程序?qū)崿F(xiàn)了美觀的用戶界面。充分運用Linux操作系統(tǒng)和其工具的強大功能來實現(xiàn)圖像采集， 對基于Linux內(nèi)核的后續(xù)圖像應用開發(fā)具有實用意義。本系統(tǒng)完全基于開放的平臺和模塊化的實現(xiàn)方法，具有良好的可移植性，可方便地進行各種擴展。這種方案所實現(xiàn)的圖像采集系統(tǒng)成本低，靈活性高，性能好，是一種優(yōu)良的解決方案。本文詳細介紹了這種基于Linux系統(tǒng)和S3C2410A平臺的嵌入式圖像采集系統(tǒng)。關鍵詞：嵌入式，ARM，USB，圖像采集，Linux
上傳時間： 2013-06-05
上傳用戶：bangbangbang
近年來，以電池作為電源的微電子產(chǎn)品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設計技術正成為微電子行業(yè)研究的熱點之一。 在模擬集成電路中，運算放大器是最基本的電路，所以設計低電壓、低功耗的運算放大器非常必要。在實現(xiàn)低電壓、低功耗設計的過程中，必須考慮電路的主要性能指標。由于電源電壓的降低會影響電路的性能，所以只實現(xiàn)低壓、低功耗的目標而不實現(xiàn)優(yōu)良的性能(如高速)是不大妥當?shù)摹?論文對國內(nèi)外的低電壓、低功耗模擬電路的設計方法做了廣泛的調(diào)查研究，分析了這些方法的工作原理和各自的優(yōu)缺點，在吸收這些成果的基礎上設計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設計輸入級時，選擇了兩級直接共源一共柵輸入級結(jié)構(gòu)；為穩(wěn)定運放輸出共模電壓，設計了共模負反饋電路，并進行了共?；芈费a償；在偏置電路設計中，電流鏡負載并不采用傳統(tǒng)的標準共源-共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu)；為了提高效率，在設計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達到了軌對軌；并采用帶有調(diào)零電阻的密勒補償技術對運放進行頻率補償。 采用標準的上華科技CSMC 0.6μpm CMOS工藝參數(shù)，對整個運放電路進行了設計，并通過了HSPICE軟件進行了仿真。結(jié)果表明，當接有5 pF負載電容和20 kΩ負載電阻時，所設計的CMOS運放的靜態(tài)功耗只有9.6 mW，時延為16.8ns，開環(huán)增益、單位增益帶寬和相位裕度分別達到82.78 dB，52.8 MHz和76°，而所設計的BiCMOS運放的靜態(tài)功耗達到10.2 mW，時延為12.7 ns，開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項技術指標都達到了設計要求。
標簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
高速電路設計實踐,主要是相對硬件線路設計
上傳時間： 2013-04-24
上傳用戶：bruce5996
書名:數(shù)字邏輯電路的ASIC設計/實用電子電路設計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數(shù)：348000 頁數(shù)：293 印次： 版次：1 紙張：膠版紙 開本： 商品標識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內(nèi)容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設計叢書”之一。本書以實現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設計為目標，以完全同步式電路為基礎，從技術實現(xiàn)的角度介紹ASIC邏輯電路設計技術。內(nèi)容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數(shù)器、定序器設計及應用等，并介紹了實現(xiàn)最佳設計的各種工程設計方法。 本書可供信息工程、電子工程、微電子技術、計算技術、控制工程等領域的高等院校師生及工程技術人員、研制開發(fā)人員學習參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設計=更高可靠性設計方法的實現(xiàn) 1.1 面向高性能系統(tǒng)的設計 1.2 同步電路的不足 1.3 同步電路設計 1.4 ASIC機能設計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構(gòu)成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復合邏輯門電路的調(diào)整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設計 第5章 計數(shù)器電路的設計 5.1 計數(shù)器設計的基礎 5.2 各種各樣的計數(shù)器設計 5.3 LFSR(M系列發(fā)生器)的設計 第6章 江遜計數(shù)器 6.1 設計高可靠性的江遜計數(shù)器 6.2 沖刷順序的組成 第7章 定序器設計 7.1 定序器電路設計的基礎知識 7.2 把江遜計數(shù)器制作成狀態(tài)機 7.3 一比特熱位狀態(tài)機與江遜狀態(tài)機 7.4 跳躍動作的設計 第8章 定序器的高可靠化技術 8.1 高可靠性定序器概述 8.2 關注高可靠性江遜狀態(tài)機 第9章 定序器的應用設計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設計 9.3 信號機的設計 9.4 數(shù)碼存錢箱的設計 9.5 數(shù)字鎖相環(huán)的設計 第10章 實現(xiàn)最佳設計的方法 10.1 如何杜絕運行錯誤的產(chǎn)生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設定 參考文獻
標簽： ASIC 數(shù)字邏輯電路
上傳時間： 2013-06-15
上傳用戶：龍飛艇
隨著科學技術的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應用，人們對數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規(guī)范，以其使用方便、易于擴展、速度快等優(yōu)點而被廣泛地應用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場可編程門陣列最大的特點是結(jié)構(gòu)靈活，開發(fā)周期較短，適合于實時信號處理，已被廣泛應用于通信、數(shù)據(jù)采集、圖像處理等諸多領域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點，設計了一種基于USB2.0技術和FPGA技術相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對數(shù)據(jù)采集基本理論及系統(tǒng)相關技術進行了簡單地介紹。 @@ 其次，對以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進行了硬件設計和分析，并在此設計的基礎上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次，根據(jù)系統(tǒng)需求，對系統(tǒng)軟件部分進行了設計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統(tǒng)下利用GPD編寫USB設備驅(qū)動程序；三是充分了解FX2的主要功能特點，并編寫出應用程序。 @@ 最后，對系統(tǒng)的軟硬件進行了調(diào)試，給出了調(diào)試結(jié)果和分析，對出現(xiàn)的問題給出了解決方案。結(jié)果表明，系統(tǒng)符合設計要求。 @@關鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
矩陣運算是描述許多工程問題中不可缺少的數(shù)學關系，矩陣運算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點，并且隨著動態(tài)可配置技術的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義，能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現(xiàn)基于FPGA的矩陣運算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設計原理、DSP接口、IEEE-754標準，深入學習浮點數(shù)及矩陣的基礎運算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運算的特點和原理，討論了硬件設計方面重點對具體核心器件結(jié)構(gòu)、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法，在Quartus II平臺上對其仿真、記錄運算結(jié)果，并對采集到的數(shù)據(jù)結(jié)果進行了深入分析與總結(jié)。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現(xiàn)測試，驗證了設計結(jié)果的正確性，證明了本設計中矩陣運算速率的實用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領域應用打下良好基礎。
上傳時間： 2013-07-07
上傳用戶：xuanjie
隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論?；赗S碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統(tǒng)作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負責完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當中以擴展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設計正逐漸成為現(xiàn)代FPGA應用的一個熱點。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外，為擴展系統(tǒng)功能，適應未來可能的軟件升級，進一步提高系統(tǒng)的通用性，還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
