本文在闡述卷積碼編解碼器基本工作原理的基礎上，提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計（2，1，6）卷積碼編解碼器的方法。
標簽： VHDL 語言 卷積碼 編解碼器
上傳時間： 2013-06-16
上傳用戶：zfh920401
文章首先分析比較了光伏并網逆變器的各種主電路結構優缺點，提出適合小 功率光伏系統的兩級式并網結構，并對前級DC-DC電路和后級DC-AC分別進行 了電路結構的選擇。
標簽： 小功率 光伏逆變器
上傳時間： 2013-06-14
上傳用戶：jjj0202
周立功的一份文檔，介紹源碼公開的MCS-51單片機宏匯編器，本是一應屆生的習作，是學習編譯原理和C程序設計的“靶子”，雖然該軟件未完全達到滿意效果，不過與Keil公司的A51配合起來使用還是不錯的。
標簽： MCS 51 源碼 單片機
上傳時間： 2013-05-19
上傳用戶：axxsa
基于FPGA技術的HDLC幀收發器的設計與實現
標簽： FPGA HDLC 幀 收發器
上傳時間： 2013-05-24
上傳用戶：lindor
USBISP下載器驅動USBISP下載器驅動及說明(USBISP配置用戶用)\RZ-USBISP使用說明
標簽： USBISP 下載器 驅動
上傳時間： 2013-07-03
上傳用戶：coeus
c8051編程器資料，u-ec2,u-ec5,u-pdc 資料
標簽： C8051 編程器
上傳時間： 2013-05-31
上傳用戶：1134473521
卷積Turbo碼因其優異的糾錯性能越來越受人門的關注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
標簽： Turbo FPGA 卷積 編譯碼器
上傳用戶：cuibaigao
隨著現代通信與信號處理技術的不斷發展，對于高速高精度AD轉換器的需求越來越大。但是，隨著集成電路工藝中電路特征線寬的不斷減小，在傳統單通道ADC框架下同時實現高速、高精度的數模轉換愈加困難。此時，時分交替ADC 作為...
標簽： ADC 時分 數字校準
上傳時間： 2013-07-08
上傳用戶：mylinden
555定時器電路設計軟件,有很多555電路參數的計算
標簽： 555 定時器電路 設計軟件
上傳時間： 2013-04-24
上傳用戶：戀天使569
16位帶有并行預置功能的右移移位寄存器，CLK1是時鐘信號， LOAD是并行數據使能信號，QB是串行輸出端口
標簽： vhdl 移位寄存器
上傳用戶：diamondsGQ
蟲蟲下載站版權所有 京ICP備2021023401號-1
