在能源枯竭環(huán)境污染日益嚴(yán)重的今天，光伏發(fā)電結(jié)合其自身的特點(diǎn)，日益得到各國的重視并將成為各國競向發(fā)展的熱點(diǎn)。而光伏并網(wǎng)發(fā)電又是光伏利用中的發(fā)展趨勢，基于此，本文對單相并網(wǎng)發(fā)電系統(tǒng)進(jìn)行了研究，并設(shè)計(jì)了一臺1.5KW的單相光伏并網(wǎng)裝置。在對主電路拓?fù)洹PPT、防孤島效應(yīng)、逆變并網(wǎng)控制方法詳細(xì)分析的基礎(chǔ)上，選用了一種雙重BOOST前級電壓匹配、后級全橋逆變的非隔離型的主電路拓?fù)浣Y(jié)構(gòu)，這種結(jié)構(gòu)具有前級DC/DC變換控制簡單、中間直流母線電壓波動小、效率高、體積小等優(yōu)點(diǎn)。MPPT采用后級實(shí)現(xiàn)方式；防孤島效應(yīng)采用有被動和主動兩種方式；逆變并網(wǎng)控制是光伏并網(wǎng)發(fā)電系統(tǒng)中最為重要的環(huán)節(jié)，其功能作用是把前級的直流電轉(zhuǎn)化為與電網(wǎng)電壓同頻同相的交流電與電網(wǎng)并聯(lián)，并使其輸出電流為單位功率因數(shù)、總諧波畸變率小于5％，本文對各種逆變并網(wǎng)控制策略分析比較的基礎(chǔ)上，采用了帶有電網(wǎng)電壓前饋補(bǔ)償?shù)乃矔r(shí)電流控制方式來實(shí)現(xiàn)。系統(tǒng)整體以UC3875和TMS320LF2812為控制核心，前級有UC3875進(jìn)行雙環(huán)控制直流母線電壓，后級最大功率跟蹤、防孤島效應(yīng)、逆變并網(wǎng)、并聯(lián)通訊及故障保護(hù)有TMS320LF2812來實(shí)現(xiàn)。本文總體工作包括詳細(xì)的理論分析、主電路設(shè)計(jì)、軟件及硬件電路的設(shè)計(jì)、調(diào)試及實(shí)驗(yàn)波形分析等。
標(biāo)簽： 光伏并網(wǎng) 發(fā)電系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：924484786
脈沖電暈法煙氣脫硫脫硝技術(shù)是利用電暈放電產(chǎn)生的高能電子與中性分子碰撞，產(chǎn)生自由基和活性粒子，在有氨加入的條件下，將SO2、NOx轉(zhuǎn)化為硫銨和硝銨。根據(jù)現(xiàn)有脈沖電暈法電源設(shè)備不能大規(guī)模工業(yè)化實(shí)踐應(yīng)用的缺點(diǎn)，設(shè)計(jì)了一種新型的高頻高壓交直流疊加的脫硫脫硝電源。 本文重點(diǎn)介紹了交、直流電源的工作原理，對電源中的串聯(lián)諧振情況進(jìn)行了具體的分析，交流電源采用串聯(lián)負(fù)載串聯(lián)諧振的工作方式，直流電源采用并聯(lián)負(fù)載串聯(lián)諧振的工作方式。通過變壓器升壓和諧振升壓，可使交流電壓的上升率大于200V/us，直流電壓可達(dá)到上萬伏。同時(shí)計(jì)算了電源的主要參數(shù)，為實(shí)驗(yàn)打下基礎(chǔ)。為了進(jìn)一步提高交流電壓的頻率，針對感性負(fù)載，采用全橋移相軟開關(guān)控制策略，為開關(guān)器件提供零電壓關(guān)斷條件。通過理論分析、仿真及實(shí)驗(yàn)對軟、硬開關(guān)過程及損耗進(jìn)行比較，證明軟開關(guān)對提高開關(guān)頻率的促進(jìn)作用。 為方便對交、直流電壓幅值進(jìn)行調(diào)節(jié)，設(shè)計(jì)了電源控制系統(tǒng)，采用兩個(gè)數(shù)字PID控制器，能同時(shí)對二者的幅值進(jìn)行控制，并以液晶和鍵盤作為人機(jī)交互界面，方便用戶的操作。 交直流疊加的電源可以使反應(yīng)器產(chǎn)生穩(wěn)定、寬范圍、有效的流光。交流電壓使放電增強(qiáng)，產(chǎn)生的自由基多，氧化脫除量增加。直流基壓驅(qū)使正離子和電子離開流光通道，自由基分布更廣，與SO2等接觸面增加，增強(qiáng)脫硫脫硝效果。 本文也對脫硫脫硝系統(tǒng)的電磁干擾情況進(jìn)行分析，并采用接地、屏蔽、隔離等方法提高系統(tǒng)的電磁兼容性能。
標(biāo)簽： 脫硫 大容量 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：6546544
由于絕緣柵雙極晶體管IGBT具有工作頻率高、處理功率大和驅(qū)動簡單等諸多優(yōu)點(diǎn),在電力電子設(shè)備、尤其是中大型功率的電力電子設(shè)備中的應(yīng)用越來越廣泛。但是,IGBT失效引發(fā)的設(shè)備故障往往會對生產(chǎn)帶來巨大影響和損失,因此,對IGBT的失效研究具有十分重要的應(yīng)用意義。 本文在深入分析IGBT器件工作原理和工作特性的基礎(chǔ)上,采用雙極傳輸理論聯(lián)立求解電子和空穴的傳輸方程,得到了穩(wěn)態(tài)時(shí)電子和空穴電流的表達(dá)式,對造成IGBT失效的各種因素進(jìn)行了詳細(xì)分析。應(yīng)用MATLAB軟件,對硅參數(shù)的熱導(dǎo)率、載流子濃度、載流子壽命、電子遷移率、空穴遷移率和雙極擴(kuò)散系數(shù)等進(jìn)行了仿真,深入研究了IGBT的失效因素,得到了IGBT失效的主要原因是發(fā)生擎住效應(yīng)以及泄漏電流導(dǎo)致IGBT延緩失效的有用結(jié)論。并且,進(jìn)行了IGBT動態(tài)模型的設(shè)計(jì)和仿真,對IGBT在短路情況下的失效機(jī)理進(jìn)行了深入研究。 考慮到實(shí)際設(shè)備中的IGBT在使用中經(jīng)常會發(fā)生反復(fù)過流這一問題,通過搭建試驗(yàn)電路,著重對反復(fù)過流對IGBT可能帶來的影響進(jìn)行了試驗(yàn)研究,探討了IGBT因反復(fù)過流導(dǎo)致的累積失效的變化規(guī)律。本文研究結(jié)果對于正確判斷IGBT失效以及失效程度、進(jìn)而正確判斷和預(yù)測設(shè)備的可能故障,具有一定的應(yīng)用參考價(jià)值。
上傳時(shí)間： 2013-08-04
上傳用戶：lrx1992
大功率電力電子裝置的廣泛應(yīng)用使電力系統(tǒng)無功功率補(bǔ)償和諧波污染問題日趨嚴(yán)重，動態(tài)無功功率補(bǔ)償和諧波抑制成為現(xiàn)代電力傳動領(lǐng)域研究的熱點(diǎn)。傳統(tǒng)補(bǔ)償技術(shù)由于主控制器運(yùn)算能力的限制，難以對實(shí)時(shí)信號進(jìn)行有效分析，影響了補(bǔ)償效果。而DSP計(jì)算速度快，能夠?qū)崿F(xiàn)復(fù)雜的數(shù)字信號處理或數(shù)字實(shí)時(shí)控制。本文針對礦井直流提升機(jī)的無功補(bǔ)償問題，設(shè)計(jì)了一種基于DSP的TCR型動態(tài)無功補(bǔ)償器，以穩(wěn)定電網(wǎng)電壓、減小電壓波動，提高功率因數(shù)。 本文綜述了無功補(bǔ)償技術(shù)的國內(nèi)外研究概況、水平和發(fā)展趨勢，基于 MATLAB 對電力電子裝置諧波源進(jìn)行了諧波分析與仿真，分析和介紹了 TCR 的無功補(bǔ)償原理及瞬時(shí)無功理論，確定了無功補(bǔ)償系統(tǒng)主電路及其控制系統(tǒng)，提出了系統(tǒng)的總體方案。 本設(shè)計(jì)選用 TMS320F2812 DSP 芯片作為主處理器，設(shè)計(jì)了信號輸入、濾波放大和信號調(diào)理等 DSP 外圍硬件電路；軟件方面采用模塊化設(shè)計(jì)，編寫了軟件流程圖，給出了部分程序代碼。 本文基于MATLAB軟件對無功補(bǔ)償控制系統(tǒng)的補(bǔ)償效果進(jìn)行了模擬仿真。仿真結(jié)果表明：系統(tǒng)線電壓、負(fù)載無功功率和TCR無功功率等在兩個(gè)周期內(nèi)達(dá)到穩(wěn)定，系統(tǒng)線電壓波動小于3％，系統(tǒng)線電壓和系統(tǒng)線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網(wǎng)諧波》標(biāo)準(zhǔn)的要求，為在煤礦中的實(shí)際應(yīng)用提供了理論基礎(chǔ)。
上傳時(shí)間： 2013-07-24
上傳用戶：PresidentHuang
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當(dāng)今國內(nèi)外研究的一大熱點(diǎn)。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實(shí)現(xiàn)。數(shù)字控制的特有優(yōu)點(diǎn)：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實(shí)現(xiàn)先進(jìn)控制等，使得所設(shè)計(jì)的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當(dāng)今于開關(guān)電源產(chǎn)品設(shè)計(jì)的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進(jìn)行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓?fù)浣Y(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點(diǎn)及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計(jì)理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計(jì)方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時(shí)值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時(shí)值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進(jìn)行仿真，驗(yàn)證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計(jì)。對于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實(shí)現(xiàn)。一是因?yàn)槟Ｐ碗y以建立二是即使建立起一個(gè)模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗(yàn)證設(shè)計(jì)方法和設(shè)計(jì)參數(shù)的正確性。
標(biāo)簽： DSP 三相 有源功率因數(shù)校正
上傳時(shí)間： 2013-05-31
上傳用戶：wengtianzhu
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對與快速增長的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標(biāo)準(zhǔn)的理論知識、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對H．264塊匹配運(yùn)動估計(jì)算法進(jìn)行研究，對經(jīng)典的塊匹配運(yùn)動估計(jì)算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運(yùn)動估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動估計(jì)全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進(jìn)行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運(yùn)動估計(jì)模塊進(jìn)行了研究。首先對運(yùn)動估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對整個(gè)運(yùn)動估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測；運(yùn)動估計(jì)；塊匹配
上傳時(shí)間： 2013-04-24
上傳用戶：zttztt2005
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個(gè)行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計(jì)是該領(lǐng)域的一個(gè)研究熱點(diǎn)。在接收機(jī)的設(shè)計(jì)中，對于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺進(jìn)行提高接收機(jī)性能研究時(shí)，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個(gè)捕獲通道的設(shè)計(jì)和實(shí)現(xiàn)。 GPS信號捕獲時(shí)間是影響GPS接收機(jī)性能的一個(gè)關(guān)鍵因素，尤其是在高動態(tài)和實(shí)時(shí)性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計(jì)，并采用自底向上的方法對系統(tǒng)進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實(shí)現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計(jì)制作了GPS中頻信號產(chǎn)生平臺。該平臺可實(shí)時(shí)地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實(shí)現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點(diǎn)FFT IP核對C/A碼進(jìn)行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時(shí)，由于FFT算法是以資源換取時(shí)間的方法來提高GPS捕獲速度的，所以在設(shè)計(jì)時(shí)，合理地采用FPGA設(shè)計(jì)思想與技巧優(yōu)化系統(tǒng)。基于實(shí)用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個(gè)模塊的實(shí)現(xiàn)原理、實(shí)現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實(shí)現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號捕獲算法的一部分，對接收機(jī)的設(shè)計(jì)具有一定的參考價(jià)值。
上傳時(shí)間： 2013-07-22
上傳用戶：user08x
作為性能優(yōu)異的糾錯(cuò)編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯(cuò)體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時(shí)大，譯碼速度慢，因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法，將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點(diǎn)： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時(shí)間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計(jì)實(shí)現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進(jìn)行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實(shí)驗(yàn)仿真基本一致。
上傳時(shí)間： 2013-05-31
上傳用戶：huyiming139
現(xiàn)代的計(jì)算機(jī)追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無論從物理性能，還是從電氣性能來看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c(diǎn)，得到各行業(yè)越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設(shè)計(jì)的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實(shí)現(xiàn)SATAⅡ協(xié)議，對SATA技術(shù)的推廣、國內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實(shí)現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個(gè)模塊。提出了物理層串行收/發(fā)器設(shè)計(jì)以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu)，給出了作為SATAⅡ鏈路層核心的狀態(tài)機(jī)的設(shè)計(jì)。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴(kuò)大數(shù)據(jù)處理位寬的方法，設(shè)計(jì)完成了鏈路層的16b/20b編碼模塊，同時(shí)為提高數(shù)據(jù)傳輸可靠性和信號的穩(wěn)定性，分別實(shí)現(xiàn)了鏈路層CRC校驗(yàn)?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上，給出了作為傳輸層核心的狀態(tài)機(jī)的設(shè)計(jì)，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協(xié)議狀態(tài)機(jī)的設(shè)計(jì)，并實(shí)現(xiàn)了SATAⅡ新增功能NCQ技術(shù)，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計(jì)應(yīng)用更加廣泛，設(shè)計(jì)了基于AHB總線的用戶接口。 本設(shè)計(jì)采用Verilog HDL語言對需要實(shí)現(xiàn)的電路進(jìn)行描述，并使用Modelsim軟件仿真。仿真結(jié)果表明，本文設(shè)計(jì)的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。
上傳時(shí)間： 2013-06-16
上傳用戶：cccole0605
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
