基于USB接口的數據采集模塊的設計與實現Design and Implementation of USB-Based Data Acquisition Module路 永 伸(天津科技大學電子信息與自動化學院，天津300222)摘要文中給出基于USB接口的數據采集模塊的設計與實現。硬件設計采用以Adpc831與PDIUSBDI2為主的器件進行硬件設計，采用Windriver開發USB驅動，并用Visual C十十6.0對主機軟件中硬件接口操作部分進行動態鏈接庫封裝。關鍵詞USB 數據采集Adpc831 PDNSBDI2 Windriver動態鏈接庫Abstract T hed esigna ndim plementaitono fU SB-BasedD ataA cquisiitonM oduleis g iven.Th ec hips oluitonm ainlyw ithA dpc831a ndP DTUSBD12i sused for hardware design. The USB drive is developed場Wmdriver, and the operation on the hardware interface is packaged into Dynamic Link Libraries場Visual C++6.0. Keywords USB DataA cquisition Adttc831 PDfUSBD12 Windriver0 引言US B總 線 是新一代接口總線，最初推出的目的是為了統一取代PC機的各類外設接口，迄今經歷了1.0,1.1與2.0版本3個標準。在國內基于USB總線的相關設計與開發也得到了快速的發展，很多設計者從各自的應用領域，用不同方案設計出了相應的裝置[1,2]。數據采集是工業控制中一個普遍而重要的環節，因此開發基于USB接口的數據采集模塊具有很強的現實應用意義。雖然 US B總線標準已經發展到2.0版本，但由于工業控制現場干擾信號的情況比較復雜，高速數據傳輸的可靠性不容易被保證，并且很多場合對數據采集的實時性要求并不高，開發2.0標準產品的成本又較1.1標準產品高，所以筆者認為，在工業控制領域，目前開發基于USB總線1.1標準實現的數據采集模塊的實用意義大于相應2.0標準模塊。
上傳時間： 2013-10-23
上傳用戶：q3290766
在正常操作期間，一次WDT 超時溢出將產生一次器件復位。如果器件處于休眠狀態，一次WDT超時溢出將喚醒器件，使其繼續正常操作（即稱作WDT 喚醒）。對WDTE 設置位清零可以永久性地關閉WDT。后分頻器分配完全是由軟件控制，即它可在程序執行期間隨時更改。在例26-1 中，如果需要的預分頻值不是1:1，就不需要對OPTION_REG 寄存器做初始修改。如果需要的預分頻值是1:1，那么先向OPTION_REG 設置一個非1:1 的臨時預分頻值，在完成其它操作后，在最后修改OPTION_REG 時再設置1:1 的預分頻值。這樣操作，主要是因為無法知道TMR0 預分頻器的當前計數值，而且分頻器更改后，該值將變為WDT 后分頻器的當前計數值，所以必須遵循示例中的代碼順序。如果沒有按照示例中的代碼順序改變OPTION_REG 寄存器，那么無法準確得知WDT 復位前的時間。
上傳時間： 2013-11-02
上傳用戶：674635689
德州儀器 (TI) 處理器幾乎能滿足您所能想到的各種應用需求。我們陣營強大的處理器系列擁有各種價位、性能及功耗的產品可供選擇，能滿足幾乎任何數字電子設計的要求。利用 TI 廣博的系統專業知識、針對外設設計的全方位支持以及隨時可方便獲得的全套軟件與配套模擬組件，您能夠實現無窮無盡的設計方案。德州儀器 2008 年第二季度 數字信號處理選擇指南TI 數字信號處理技術介紹1Ô數字媒體處理器OMAP應用處理器C6000數字信號處理器C5000數字信號處理器C2000數字信號處理器MSP430微控制器音頻汽車通信工業醫療安全監控視頻無線主要特性完整的定制型視頻解決方案低功耗與高性能高性能低功耗與高性能結合高性能與高集成度可實現更環保的工業應用超低功耗達芬奇數字媒體處理器：針對數字視頻而精心優化達芬奇 (DaVinci) 技術包括可擴展的可編程信號處理片上系統 (SoC)、加速器與外設，專為滿足各種視頻終端設備在性價比與特性方面的要求進行了優化。最新的 OMAP™ 應用處理器：最佳的通用多媒體與圖形功能TI 高度可擴展的 OMAP 平臺能夠以任何單芯片組合實現業界通用多媒體與圖形處理功能的最佳組合。最新推出的四款 OMAP35x 器件的目標應用非常廣泛，其中包括便攜式導航設備、因特網設備、便攜式媒體播放器以及個人醫療設備等。最高性能：TMS320C6000™ DSP平臺C6000™ DSP 平臺可提供業界最高性能的定點與浮點 DSP，理想適用于視頻、影像、寬帶基礎局端以及高性能音頻等應用領域。低功耗與高性能相結合：TMS320C5000™ DSP 平臺C5000™ DSP 平臺不僅可提供業界最低的待機功耗，同時還支持高級自動化電源管理，能夠充分滿足諸如數字音樂播放器、VoIP、免提終端附件、GPS 接收機以及便攜式醫療設備等個人及便攜式產品的需求。結合類似 MCU 的控制功能與DSP 的高性能：TMS320C2000™數字信號控制器C2000™ 數字信號控制器 (DSC) 平臺融合了控制外設的集成功能與微控制器 (MCU) 的易用性，以及 TI 先進DSP 技術的處理能力和 C 語言編程效率。C2000 DSC 理想適用于嵌入式工業應用，如數字馬達控制、數字電源以及智能傳感器等。MSP430 超低功耗微控制器平臺TI MSP430 系列超低功耗 16 位 RISC 混合信號處理器可為電池供電的測量應用提供具有終極性能的解決方案。TI充分發揮自身在混合信號與數字技術領域卓越的領先優勢， 推出的MSP430 使系統設計人員不僅能夠同時實現與模擬信號、傳感器與數字組件的接口相連，而且還能實現無與倫比的低功耗。輕松易用的軟件與開發工具對于加速 DSP 產品開發而言，TMS320™ DSP 獲得了 eXpressDSP™ 軟件與開發工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™內核、TMS320 DSP 算法標準以及眾多可重復使用的模塊化軟件等，均來自業界最大規模開發商網絡。配套模擬產品TI 可提供各種配套的數據轉換器、電源管理、放大器、接口與邏輯產品，能夠充分滿足您設計的整體需求。
上傳時間： 2013-10-14
上傳用戶：jasson5678
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
為了實現對非相干雷達的接收相參處理，基于數字穩定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設計了一種基于FPGA的DSU硬件實現方法。實驗結果表明基于FPGA的DSU方法可以提高程序的執行效率和系統的實時性，可實現非相參雷達的相參化功能。
上傳時間： 2013-10-14
上傳用戶：603100257
以太網 Modbus協議是當今世界上應用最為廣泛的 工業自動化通信協議，國家標準為 GB/T 19582-2008《基于Modbus協議的工業自動化網絡規范》， 以太網 Modbus的優點：
上傳時間： 2014-01-09
上傳用戶：Bert520
在非結構型點對點網絡中增加節點時，造成的拓撲失衡問題會導致信息發送延遲時間和跳躍次數的增加。提出了面向分布式的拓樸改進方法，闡述了關鍵技術部分。通過模擬實驗表明，該方法可以有效降低網絡的跳躍次數與網絡等待時間，滿足了實際環境中實時處理的需要。
上傳時間： 2013-11-04
上傳用戶：哈哈hah
利用系介質陶瓷材料研制的微波元器件，廣泛應用于航空航天、軍事及民用通信及電子設備中，在理論分析和工藝試驗的基礎上，通過對介質陶瓷材料組分和控制溫度工藝研究，優化BaO-Nd2O3-TiO2組分材料，改進煅燒溫度等工藝方法，研制出性能穩定性介質陶瓷材料。為研制用于高頻、超高頻電子設備中性能穩定微波元器件找到了有效的途徑。
上傳時間： 2013-11-05
上傳用戶：kangqiaoyibie
隨著GPS、GALILEO、GLONASS以及我國北斗導航定位系統的不斷發展，基于多星座下的GNSS接收機自主完好性監測算法也已被國內外學者廣泛研究。本文首先介紹了接收機自主完好性監測（RAIM）算法的原理，然后分別對單星座、多星座組合下的RAIM算法進行了研究和仿真，圖形化和數據化的仿真結果充分證明了多星座組合下的完好性監測性能優于單星座下完好性監測性能。
上傳時間： 2013-11-11
上傳用戶：止絮那夏
文中將BP神經網絡的原理應用于參數辨識過程，結合傳統的 PID控制算法，形成一種改進型BP神經網絡PID控制算法。該算法利用BP神經網絡建立系統參數模型，能夠跟蹤被控對象的變化，取得較高的辨識精度。針對BP神經網絡對權系初始值敏感的缺點，優化BP神經網絡的初始權系數。通過BP算法修正BP網絡自身權系數，實現PID參數的在線調整。仿真結果顯示了該算法收斂速度快、精度高、魯棒性強、穩定性好，表明了該算法的可行性與有效性。
上傳時間： 2013-10-08
上傳用戶：cxl274287265
