asus U3100 DMBTH 電視棒反釋源碼
上傳時間： 2017-03-13
上傳用戶：225588
，用MATLAB實現快跳頻通信系統的仿真。主要應用了SIMULINK和COMMUNICATION BLOCKETS兩個模塊。整個設計包括了信源產生部分、發送部分、跳頻調制部分、信道部分、接收部分和結果分析部分共六個模塊，核心技術是偽隨機序列的產生和頻率合成器的設計，而關鍵技術是收發兩端的偽隨機碼元的同步。偽隨機碼的產生用S－函數編程來開發自己的SIMULINK模塊。同步的實現是收發兩端采用相同的擴頻脈沖觸發。而且在設計中每個模塊都采用了模塊封裝技術，從而簡化了框圖結構
標簽： COMMUNICATION 分 BLOCKETS SIMULINK
上傳時間： 2013-12-26
上傳用戶：ljt101007
一份鋰電池充電的電路圖。線路不是很復雜，功能強大。
標簽： 電池
上傳時間： 2014-01-12
上傳用戶：懶龍1988
實用電子技術專輯 385冊 3.609G無線供電、充電模塊.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
Analog-Circuit-V（新概念模擬電路-電源電路-信號源和電源）
上傳時間： 2021-11-14
上傳用戶：aben
VIP專區-嵌入式/單片機編程源碼精選合集系列（59）資源包含以下內容：1. 工業控制中常用的PID算法C編寫的.2. 12232點陣信利液晶基本驅動程序.3. LCM-12864漢字液晶顯示驅動程序.4. C51編寫的1602顯示字符串程序.5. MSP430.6. 基于三星44b0box萬龍開發板的觸摸屏的驅動程序.7. 做熱表計量用.8. MSP430,常用中斷.9. MSP430段碼顯示.10. 用msp430驅動1621芯片的段碼液晶。.11. 深圳PXA270原理圖,PROTEL99SE格式.12. ALTERA PWM電路 這是一個ALTERA的PWM電路.13. Tinyos 的一個無線應用的實現非常好用 希望大家能夠喜歡.14. 內含C按鍵子程序.15. 并口的EPP模式模擬IIC接口.16. 直流電機PID控制程序,希望能幫助有需要的朋友..17. 這個源碼是用altera公司的開發工具NIOS II IDE開發的基于軟核處理器的AD、DA控制程序.18. 此源碼是利用altera公司的NIOS II IDE開發的.19. 此源碼是利用altera公司的nios II IDE開發的.20. 此源碼是用altera公司的nios II IDE開發的.21. 此源碼是利用altera公司的nios II IDE開發的源碼.22. DOS下提取字模的程序.23. 此工程項目用于測試鍵盤 下載并運行該工程項目后.24. ZigBee精簡概要 ZigBee精簡概要.25. ZigBee問答 ZigBee問答ZigBee問答.26. 剛接觸NIOS的時候學習NIOS串口通訊時候些的一個程序.27. MC9S12DG128.28. EZUSB FX2（Cy68013A）源碼.29. 一個好程序關于CPLD的直線插補在數字積分中的應用.30. C1L105.c驅動.31. HX8309驅動.32. S6D0118驅動.33. MT18G09J.34. TL1771驅動.35. 166QQ_K驅動.36. Protel99SE的簡明教程.Protel99SE是電路設計的入門軟件.37. TMS320F2812的BIOS時鐘的例程.38. 基于NIOS 軟核處理器的uClinux的移植.39. ATmega8515 avr控制有源蜂鳴器發聲的程序.40. 一個真正微型操作系統,比uCOS更小,只支持16個任務,但速度更快,所占資源更少..
上傳時間： 2013-04-15
上傳用戶：eeworm
隨著電力電子技術的飛速發展,越來越多的電力電子裝置被廣泛應用到各個領域,其中相當一部分負荷具有非線性或具有時變特性,使電網中暫態沖擊、無功功率、高次諧波及三相不平衡問題日趨嚴重,給電網的供電質量造成嚴重的污染和損耗.因此,對電力系統進行諧波抑制和無功補償,提高電網供電質量變得十分重要.電力有源濾波器(Active Power Filter,簡稱APF)與無源濾波器相比,APF具有高度可控制和快速響應特性,并且能跟蹤補償各次諧波、自動產生所需變化的無功功率和諧波功率,其特性不受系統影響,無諧波放大威脅.并聯型電力有源濾波器(Shunt Active Power Filter,簡稱SAPF)更是得到了廣泛的應用. 近年來,自適應算法中的遞推最小二乘法(簡稱RLS)應用越來越廣泛,該算法簡單,收斂速度快.應用基于RLS自適應算法的濾波器(簡稱RLS濾波器),可以快速有效的濾除雜波,同時自動調整濾波器參數,不斷改進濾波性能,最終得到所需的信號. 本文研究了基于平均功率和RLS自適應算法的并聯型有源濾波器.它的參考電流是一個同電網相電壓同相位的三相平衡的有功電流,它包含兩個分量:一個是由實測的三相負載瞬時功率計算得到的,基于平均功率算法的電網應該為負載各相提供的有功電流瞬時參考值；另一個是為了維持有源濾波器中逆變器的直流母線電壓基本恒定,主要通過RLS濾波器計算得出的電網各相應該提供的有功電流瞬時參考值.兩個分量的計算共同構成了該有源濾波器參考電流的計算.補償電流指令值與實際補償電流比較生成控制逆變橋工作的PWM脈沖,生成補償電流,達到補償負載無功和抑制諧波的目的. 應用RLS濾波器得到維持直流母線電壓恒定的直流側有功系數A<,dc>,克服了傳統PI控制中參數難以得到且由于參數過于敏感而導致補償后電流紋波太大的問題.使得當穩態時SAPF自身的功率損耗和暫態負載變化時因為直流側電容提供電網和負載之間的有功功率差而引起的電壓的波動迅速反饋到指令電流的計算中.RLS算法收斂快,SAPF實時性大大提高.基于該方法的SAPF結構簡單,無需鎖相器. 根據本文的算法應用MATAB建立了仿真系統,仿真結果表明基于該算法的SAPF的可行性和實時性.
上傳時間： 2013-04-24
上傳用戶：mfhe2005
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
直接數字合成(DDS)技術采用全數字的合成方法，所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。本文研究的是一種基于DDS/FPGA的多波形信號源系統，其中，DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術可以合成任意波形。但因其數字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質的關鍵。 本文在研究各種抑制DDS雜散技術的基礎上，提出了中和加擾技術，這可以在很大程度上減小雜散對DDS輸出信號譜質的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數據處理能力十分適合應用于DDS多波形信號源的開發。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質。 結合高速DDS技術和FPGA兩者的優點，本文設計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
信號發生器是控制系統的重要組成部分。研制出較高精度、可靠性、可調參數的數字量信號發生器，對于促進我國航空、航天、國防以及工業自動化等領域的發展均有重要意義。本文以直接頻率合成和偽隨機碼的設計與實現為中心，對擴頻通信的基本理論、信號源的結構、載波調制等問題進行了深入的分析和研究，并給出了模塊的硬件實現方案。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。論文介紹了FPGA技術的發展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數字式頻率合成原理(DDS)實現低相位噪聲、高分辨率、高精度和高穩定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統的擴頻碼序列，并選取了符合本系統使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現。最后給出具體設計實現了的信號發生器的輸出波形。經實驗室測試，設計的信號發生器滿足要求，且結構簡單、工作可靠、重量輕、體積小，具有良好的應用前景。
上傳時間： 2013-04-24
上傳用戶：qweqweqwe
