是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語音技術(shù)概略
標(biāo)簽： Cisco
上傳時間： 2016-04-26
上傳用戶：weixiao99
智能洗衣機(jī)控制程序 可以用信息提示工作的狀態(tài)（進(jìn)水、浸泡、洗衣、脫水、結(jié)束）。 可以顯示工作剩余時間（洗衣程序可自定義，時間精度：秒
標(biāo)簽： 程序 洗衣機(jī) 控制 狀態(tài)
上傳時間： 2013-12-18
上傳用戶：362279997
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳時間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時間： 2013-12-23
上傳用戶：yph853211
地層出水預(yù)測計(jì)算模型，根據(jù)井段深度、孔隙壓力、地層水粘度、砂巖骨架密度等參數(shù)計(jì)算地層出水量，并圖形顯示
標(biāo)簽： 計(jì)算模型
上傳時間： 2016-05-13
上傳用戶：jeffery
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
用ArcObject在VB開發(fā)環(huán)境下實(shí)現(xiàn)水務(wù)信息數(shù)據(jù)管理、屬性查詢、等量線繪制等功能
標(biāo)簽： ArcObject 開發(fā)環(huán)境 信息數(shù)據(jù) 查詢
上傳時間： 2013-12-15
上傳用戶：ls530720646
Accelerated c++ 電子書 對 c++ container 多有描述
標(biāo)簽： Accelerated container
上傳時間： 2014-01-15
上傳用戶：helmos
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
