隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測(cè)試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
激光測(cè)距是激光技術(shù)在軍事上最早和最成熟的應(yīng)用，自1961．年美國(guó)休斯飛機(jī)公司研制成功世界上第一臺(tái)激光測(cè)距機(jī)之后，激光測(cè)距技術(shù)發(fā)展迅速。如今，它已經(jīng)被廣泛運(yùn)用于軍用領(lǐng)域和民用領(lǐng)域。為了進(jìn)一步提高我國(guó)激光測(cè)距水平，研制更高性能激光測(cè)距機(jī)依然是我國(guó)國(guó)防科技研究中的重要課題之一。其中，測(cè)距精度是激光測(cè)距機(jī)的一個(gè)重要參數(shù)。而激光測(cè)距機(jī)能否準(zhǔn)確的檢測(cè)激光回波信號(hào)將直接影響測(cè)距精度。 脈沖激光測(cè)距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測(cè)子系統(tǒng)、回波檢測(cè)與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設(shè)計(jì)高精度激光回波檢測(cè)與主控子系統(tǒng)是實(shí)現(xiàn)高精度激光測(cè)距的核心問題。傳統(tǒng)激光回波檢測(cè)與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設(shè)計(jì)，電路復(fù)雜且精度較低。隨著數(shù)字電路設(shè)計(jì)技術(shù)的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設(shè)計(jì)激光回波檢測(cè)與主控子系統(tǒng)，不僅提高了回波檢測(cè)精度，同時(shí)簡(jiǎn)化了整個(gè)測(cè)距系統(tǒng)的設(shè)計(jì)。 本文研究了將激光回波信號(hào)直接送入FPGA進(jìn)行檢測(cè)的方案。同時(shí)，采用這種方案設(shè)計(jì)了一種激光回波檢測(cè)系統(tǒng)，并把它成功運(yùn)用在一引信項(xiàng)目中。這種方案電路設(shè)計(jì)簡(jiǎn)單，易于實(shí)現(xiàn)。在實(shí)際應(yīng)用中，由于激光回波探測(cè)子系統(tǒng)只是完成由光信號(hào)到電信號(hào)的轉(zhuǎn)換及簡(jiǎn)單放大，理論分析和試驗(yàn)結(jié)果均表明，采用該方案進(jìn)行回波檢測(cè)的精度較低，這種回波檢測(cè)方法也只能應(yīng)用在測(cè)距精度要求低的項(xiàng)目中。 為了滿足另一高精度測(cè)距項(xiàng)目的需要，在FPGA直接進(jìn)行激光回波檢測(cè)方案的基礎(chǔ)上，設(shè)計(jì)了一種高精度激光回波檢測(cè)系統(tǒng)。文中介紹了其實(shí)現(xiàn)原理，理論上分析了該系統(tǒng)所能達(dá)到的回波檢測(cè)精度及整機(jī)測(cè)距系統(tǒng)的測(cè)距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達(dá)lGsps，該方案實(shí)現(xiàn)的難點(diǎn)在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設(shè)計(jì)，到器件的選型，硬件電路板的實(shí)現(xiàn)等方面做了詳細(xì)的闡述，最終完成了系統(tǒng)硬件電路設(shè)計(jì)。接著介紹了系統(tǒng)程序設(shè)計(jì)。后面給出了試驗(yàn)測(cè)試結(jié)果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設(shè)計(jì)中引入的超高速數(shù)據(jù)采集電路有著廣泛的應(yīng)用，為其他相關(guān)設(shè)計(jì)提供了參考。最后，對(duì)全文做了工作總結(jié)，并給出了接下來的后續(xù)工作與展望。 本文在高速FPGA對(duì)激光回波信號(hào)檢測(cè)方向取得了一定的成果，為進(jìn)一步研究提供了參考價(jià)值。
標(biāo)簽： FPGA 激光 回波 中的應(yīng)用
上傳時(shí)間： 2013-06-13
上傳用戶：cy1109
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對(duì)T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
cadence 15.7安裝步驟及方法安裝步驟： 1、 證書生成 a、雙擊Crack->keygen.exe， b、HO
上傳時(shí)間： 2013-07-26
上傳用戶：xoxoliguozhi
傅里葉變換是信號(hào)處理領(lǐng)域中較完善、應(yīng)用較廣泛的一種分析手段.但傅里葉變換只是一種時(shí)域或頻域的分析方法,它要求信號(hào)具有統(tǒng)計(jì)平穩(wěn),即時(shí)不變的特性.但是實(shí)際應(yīng)用中存在很多非平穩(wěn)信號(hào),它們并不能很好的用傅立葉變換來處理.小波變換的出現(xiàn)解決了這個(gè)問題,它在處理非平穩(wěn)信號(hào)方面具有傅立葉變換無法比擬的優(yōu)越性.小波變換在通信技術(shù)、信號(hào)處理、地球物理、水利電力、醫(yī)療等領(lǐng)域中獲得了日益廣泛的應(yīng)用.小波變換的研究成為了當(dāng)今學(xué)術(shù)界的一個(gè)熱點(diǎn).隨著現(xiàn)代數(shù)字信號(hào)處理朝著高速實(shí)時(shí)的方向發(fā)展,純軟件的程序式信號(hào)處理方法越來越不能滿足實(shí)際應(yīng)用的需求,因此人們希望用硬件電路來實(shí)現(xiàn)高速信號(hào)處理問題.基于以上原因,該文在研究了小波變換的基本理論和特點(diǎn)的基礎(chǔ)上,重點(diǎn)研究了小波變換的VLSI電路構(gòu)架,并用FPGA實(shí)現(xiàn)了它的功能.毫無疑問,該文所做的具體工作在理論和實(shí)踐上都有參考價(jià)值.論文中,在簡(jiǎn)單介紹了小波變換的基本理論、特點(diǎn)和應(yīng)用;對(duì)信號(hào)小波變換分解,重構(gòu)的MATLAB算法進(jìn)行了分析,為硬件實(shí)現(xiàn)奠定了理論基礎(chǔ).論文在研究了小波核心算法MALLAT算法的基礎(chǔ)上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構(gòu).根據(jù)上述模塊結(jié)構(gòu),對(duì)相關(guān)模塊進(jìn)行了硬件描述語言(VERILOG-HDL)的建模,并且在仿真平臺(tái)上(ACTIVE-HDL)進(jìn)行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標(biāo)器件進(jìn)行了綜合和后仿真,并且將仿真結(jié)果通過MATLAB與理論參數(shù)進(jìn)行了比較,結(jié)果表明設(shè)計(jì)是正確的.對(duì)設(shè)計(jì)中存在的誤差和部分模塊的進(jìn)一步優(yōu)化,該文也作了分析和說明,為下一步實(shí)現(xiàn)通用IP核設(shè)計(jì)奠定了基礎(chǔ).
上傳時(shí)間： 2013-06-27
上傳用戶：zhaoq123
小波變換是一種新興的理論，是數(shù)學(xué)發(fā)展史上的重要成果。它無論對(duì)數(shù)學(xué)還是對(duì)工程應(yīng)用都產(chǎn)生了深遠(yuǎn)的影響。最新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細(xì)地分析了小波變換的理論基礎(chǔ)，對(duì)多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個(gè)新的LS97小波。該小波系數(shù)簡(jiǎn)單、易于硬件實(shí)現(xiàn)，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對(duì)CDF97小波和LS97小波的兼容性做仿真測(cè)試，結(jié)果表明這兩個(gè)小波具有幾乎相同的性能。在確定所用的小波后，本文設(shè)計(jì)了二維離散小波變換的硬件結(jié)構(gòu)。設(shè)計(jì)過程中對(duì)標(biāo)準(zhǔn)二維小波變換做了優(yōu)化，即將行變換和列變換的歸一化步驟合并計(jì)算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優(yōu)化設(shè)計(jì)。對(duì)于邊界數(shù)據(jù)的處理，本文采用了嵌入式對(duì)稱延拓技術(shù)，不需要額外的緩存，節(jié)約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來，只要一個(gè)控制信號(hào)就可實(shí)現(xiàn)兩者之間的轉(zhuǎn)換。本文所提出的結(jié)構(gòu)采用基于行的變換方式，只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術(shù)提高了整個(gè)設(shè)計(jì)的運(yùn)行速度。最后也給出了二維離散小波反變換的實(shí)現(xiàn)結(jié)構(gòu)。 在完成硬件結(jié)構(gòu)設(shè)計(jì)的基礎(chǔ)上，使用Verilog硬件描述語言對(duì)整個(gè)設(shè)計(jì)進(jìn)行了完全可綜合的RTL級(jí)描述，采用同步設(shè)計(jì)，提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對(duì)正反小波變換做了仿真和實(shí)現(xiàn)，結(jié)果表明，本設(shè)計(jì)能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實(shí)時(shí)性要求。
上傳時(shí)間： 2013-07-25
上傳用戶：sn2080395
十種精密全波整流電路 圖中精密全波整流電路的名稱,純屬本人命的名,只是為了區(qū)分;除非特殊說明,增益均按1設(shè)計(jì). 圖1是最經(jīng)典的電路,優(yōu)
上傳時(shí)間： 2013-07-21
上傳用戶：zoushuiqi
該課題通過對(duì)開放式數(shù)控技術(shù)的全面調(diào)研和對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究,并針對(duì)國(guó)內(nèi)運(yùn)動(dòng)控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運(yùn)動(dòng)控制技術(shù)研究的發(fā)展趨勢(shì),吸收了世界開放式數(shù)控技術(shù)和相關(guān)運(yùn)動(dòng)控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強(qiáng)大的、具有很大柔性的四軸多功能運(yùn)動(dòng)控制卡.該論文主要內(nèi)容如下:首先,通過對(duì)制造業(yè)、開放式數(shù)控系統(tǒng)、運(yùn)動(dòng)控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對(duì)運(yùn)動(dòng)系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運(yùn)動(dòng)控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運(yùn)動(dòng)控制設(shè)計(jì)方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對(duì)運(yùn)動(dòng)控制中的一些具體問題,如高速、高精度、運(yùn)動(dòng)平穩(wěn)性、實(shí)時(shí)控制以及多軸聯(lián)動(dòng)等,在FPGA上設(shè)計(jì)了功能相互獨(dú)立的四軸運(yùn)動(dòng)控制電路,仔細(xì)規(guī)劃并定義了各個(gè)寄存器的具體功能,設(shè)計(jì)了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個(gè)功能各異的計(jì)數(shù)器電路等,完全實(shí)現(xiàn)了S-曲線升降速運(yùn)動(dòng)、自動(dòng)降速點(diǎn)運(yùn)動(dòng)、A/B相編碼器倍頻計(jì)數(shù)電路等特殊功能.再次,介紹了DSP在運(yùn)動(dòng)控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對(duì)DSP軟件的具體實(shí)現(xiàn)進(jìn)行了框架性的設(shè)計(jì).然后,根據(jù)光電隔離原理設(shè)計(jì)了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計(jì)了四路模擬輸出電路;實(shí)現(xiàn)了PCI接口電路的設(shè)計(jì);并針對(duì)常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運(yùn)動(dòng)控制卡強(qiáng)大的運(yùn)動(dòng)控制功能,并針對(duì)激光雕刻行業(yè)進(jìn)行大幅圖形掃描時(shí)需要實(shí)時(shí)處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實(shí)現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進(jìn)行大幅圖形的實(shí)時(shí)處理.
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制
上傳時(shí)間： 2013-06-09
上傳用戶：youlongjian0
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn)，使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來源是：相位截?cái)鄮淼碾s散信號(hào)；幅度量化帶來的雜散信號(hào)；DAC的非線性特性帶來的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn)，本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
標(biāo)簽： DDSFPGA 多波形 信號(hào)源
上傳時(shí)間： 2013-07-27
上傳用戶：sc965382896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
