視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺(tái)、銀行、商場(chǎng)等場(chǎng)合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對(duì)多路視頻信號(hào)進(jìn)行實(shí)時(shí)監(jiān)控，如果每一路視頻信號(hào)都占用一個(gè)監(jiān)視器屏幕，則會(huì)大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號(hào)合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計(jì)的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計(jì)與實(shí)現(xiàn)。 本文對(duì)視頻圖像畫面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計(jì)；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計(jì)了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡(jiǎn)潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺(tái)基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲(chǔ)控制模塊和圖像合成模塊的設(shè)計(jì)，首先，由攝像頭采集四路模擬視頻信號(hào)，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號(hào)后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲(chǔ)到圖像存儲(chǔ)器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實(shí)現(xiàn)了四路視頻圖像分割的功能。從而驗(yàn)證了電路設(shè)計(jì)和分割方法的正確性。 本文通過由FPGA實(shí)現(xiàn)多路視頻圖像的采集、存儲(chǔ)和合成等邏輯控制功能，I2C總線對(duì)兩片視頻解碼器進(jìn)行動(dòng)態(tài)配置等方法，實(shí)現(xiàn)四路視頻圖像的輪流采集、存儲(chǔ)和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計(jì)和進(jìn)一步擴(kuò)展功能，同時(shí)提高了系統(tǒng)的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
目前對(duì)數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級(jí)和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對(duì)于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對(duì)上述問題對(duì)數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對(duì)嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號(hào)完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號(hào)的數(shù)字化處理，從而可以將FPGA在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號(hào)處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái) 音頻
上傳時(shí)間： 2013-06-09
上傳用戶：gaojiao1999
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-04
上傳用戶：yd19890720
本文從工程設(shè)計(jì)和應(yīng)用出發(fā),根據(jù)某機(jī)載設(shè)備直接序列擴(kuò)頻(DS-SS)接收機(jī)聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關(guān)解擴(kuò)電路的指標(biāo)要求,提出了基于FPGA器件的中頻數(shù)字相關(guān)解擴(kuò)器的替代設(shè)計(jì)方案,通過理論分析、軟件仿真、數(shù)學(xué)計(jì)算、電路設(shè)計(jì)等方法和手段,研制出了滿足使用環(huán)境要求的工程化的中頻數(shù)字相關(guān)器,經(jīng)過主要性能參數(shù)的測(cè)試和環(huán)境溫度驗(yàn)證試驗(yàn),并在整機(jī)上進(jìn)行了試驗(yàn)和試用,結(jié)果表明電路性能指標(biāo)達(dá)到了設(shè)計(jì)要求。對(duì)工程應(yīng)用中的部分問題進(jìn)行了初步研究和分析,其中較詳細(xì)地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關(guān)器在BPSK直擴(kuò)信號(hào)相關(guān)解擴(kuò)時(shí)的頻率響應(yīng)特性。 論文的主要工作在于： (1)根據(jù)某機(jī)載設(shè)備擴(kuò)頻接收機(jī)基于SAW.P.TDL的中頻解擴(kuò)電路要求,進(jìn)行理論分析、電路設(shè)計(jì)、軟件編程,研制基于FPGA器件的中頻數(shù)字相關(guān)器,要求可在擴(kuò)頻接收機(jī)中原位替代原SAW相關(guān)解擴(kuò)電路； (2)對(duì)中頻數(shù)字相關(guān)器的主要性能參數(shù)進(jìn)行測(cè)試,進(jìn)行了必要的高低溫等環(huán)境試驗(yàn),確定電路是否達(dá)到設(shè)計(jì)指標(biāo)和是否滿足高低溫等環(huán)境條件要求； (3)將基于FPGA的中頻數(shù)字相關(guān)器裝入擴(kuò)頻接收機(jī),與原SAW.P.TDL中頻解擴(kuò)電路置換,確定與接收機(jī)的電磁兼容性、與中放電路的匹配和適應(yīng)性,測(cè)試整個(gè)擴(kuò)頻接收機(jī)的靈敏度、動(dòng)態(tài)范圍、解碼概率等指標(biāo)是否滿足接收機(jī)模塊技術(shù)規(guī)范要求； (4)將改進(jìn)后的擴(kuò)頻接收機(jī)裝入某機(jī)載設(shè)備,測(cè)試與接收機(jī)相關(guān)的性能參數(shù),整機(jī)進(jìn)行高低溫等主要環(huán)境試驗(yàn),確定電路變化后的整機(jī)設(shè)備各項(xiàng)指標(biāo)是否滿足其技術(shù)規(guī)范要求； (5)通過對(duì)基于FPGA的中頻數(shù)字相關(guān)器與SAW.P.TDL的主要性能參數(shù)進(jìn)行對(duì)比測(cè)試和分析,特別是電路對(duì)頻率偏移響應(yīng)特性的對(duì)比分析,從而得出初步的結(jié)論。
標(biāo)簽： 中頻 數(shù)字 工程實(shí)現(xiàn)
上傳時(shí)間： 2013-06-22
上傳用戶：徐孺
本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性；實(shí)現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設(shè)計(jì)；對(duì)兩種不同類型的FPGA-CPU進(jìn)行了實(shí)際調(diào)試，對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了分析。 在硬件方面，為了控制和檢測(cè)FPGA-CPU，設(shè)計(jì)并實(shí)現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲(chǔ)器電路等；完成了各種外圍設(shè)備接口的設(shè)計(jì)；實(shí)現(xiàn)了調(diào)試系統(tǒng)的整體設(shè)計(jì)。 在軟件方面，設(shè)計(jì)了調(diào)試監(jiān)控軟件，完成了對(duì)FPGA-CPU運(yùn)行的控制和信號(hào)狀態(tài)的監(jiān)測(cè)。這些信號(hào)包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等；實(shí)現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時(shí)鐘調(diào)試、單步調(diào)試和軟件斷點(diǎn)多種調(diào)試模式。此外，設(shè)計(jì)了專用的編譯軟件，實(shí)現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯，提高了調(diào)試效率。 本文作者在實(shí)現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎(chǔ)上，對(duì)兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進(jìn)行實(shí)際調(diào)試。調(diào)試結(jié)果表明，這種基于IP核的可復(fù)用設(shè)計(jì)技術(shù)，能夠在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無縫連接，能夠有效地調(diào)試FPGA-CPU。
標(biāo)簽： FPGACPU Nios 調(diào)試 技術(shù)研究
上傳時(shí)間： 2013-05-19
上傳用戶：xinyuzhiqiwuwu
回波消除器廣泛應(yīng)用于公用電話交換網(wǎng)(PSTN)、移動(dòng)通信系統(tǒng)和視頻電話會(huì)議系統(tǒng)等多種語音通信領(lǐng)域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠(yuǎn)端語音信號(hào)通過混合線圈時(shí)產(chǎn)生一定泄漏，一部分信號(hào)又傳回遠(yuǎn)端，產(chǎn)生線路回波，回波的存在會(huì)嚴(yán)重影響語音通信質(zhì)量。本文主要針對(duì)線路回波進(jìn)行研究，設(shè)計(jì)并實(shí)現(xiàn)了滿足實(shí)用要求的基于FPGA平臺(tái)的回波消除器。 首先，對(duì)回波產(chǎn)生原理和目前幾種常用回波消除算法進(jìn)行了分析，在研究自適應(yīng)回波消除器的各個(gè)模塊，特別是深入分析各種自適應(yīng)濾波算法和雙講檢測(cè)算法，綜合考慮各種算法的運(yùn)算復(fù)雜度和性能的情況下，這里采用NLMS算法實(shí)現(xiàn)自適應(yīng)回波消除器。針對(duì)傳統(tǒng)雙講檢測(cè)算法在近端語音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進(jìn)雙講檢測(cè)算法。 本文首先使用C語言實(shí)現(xiàn)回波消除器的各個(gè)模塊，其中包括自適應(yīng)濾波器、遠(yuǎn)端檢測(cè)、雙講檢測(cè)、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過仿真測(cè)試，相關(guān)模塊算法能夠有效提高回波消除器性能。在此基礎(chǔ)上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺(tái)上實(shí)現(xiàn)各功能模塊，并通過模塊級(jí)和系統(tǒng)級(jí)功能仿真以及時(shí)序仿真驗(yàn)證，最終在現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺(tái)上實(shí)現(xiàn)回波消除系統(tǒng)。本文詳細(xì)闡述了基于FPGA的設(shè)計(jì)流程與設(shè)計(jì)方法，并描述了自適應(yīng)濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機(jī)的設(shè)計(jì)過程。 根據(jù)ITU-T G.168標(biāo)準(zhǔn)提出的測(cè)試要求，本文塒基于FPGA設(shè)計(jì)實(shí)現(xiàn)的自適應(yīng)回波消除系統(tǒng)進(jìn)行大量主客觀測(cè)試。經(jīng)過測(cè)試，各項(xiàng)性能指標(biāo)均達(dá)到或超過G.168標(biāo)準(zhǔn)的要求，具有良好的回波消除效果。
上傳時(shí)間： 2013-06-18
上傳用戶：qwe1234
隨著人們對(duì)無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測(cè)試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測(cè)試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測(cè)試不可或缺的儀器之一。 本文設(shè)計(jì)的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對(duì)每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測(cè)試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測(cè)試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對(duì)通信設(shè)備測(cè)試的要求和無線信道自身的特點(diǎn)，完成了對(duì)無線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對(duì)FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計(jì)之后，對(duì)無線信道仿真器的測(cè)試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對(duì)不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測(cè)試，單天線和多天線的測(cè)試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
隨著數(shù)字信號(hào)處理技術(shù)和大規(guī)模集成電路的飛速發(fā)展以及軟件無線電技術(shù)的廣泛應(yīng)用，中頻全數(shù)字解調(diào)技術(shù)得到了進(jìn)一步的發(fā)展，在無線通信中得到了廣泛應(yīng)用。論文簡(jiǎn)要介紹了QPSK數(shù)字調(diào)制的基本原理，對(duì)QPSK中頻全數(shù)字解調(diào)器的...
標(biāo)簽： QPSK FPGA 中頻 全數(shù)字
上傳時(shí)間： 2013-05-30
上傳用戶：as275944189
電子廠通用培訓(xùn)資料 電子廠新員工培訓(xùn)資料,電子元器件認(rèn)識(shí)
上傳時(shí)間： 2013-05-23
上傳用戶：zhangjinzj
為了提高壓電超聲換能器的系統(tǒng)效率，保證換能器安全工作，利用換能器等效電路方法，分析了匹配電路的調(diào)振匹配和阻抗匹配功能．提出了頻率跟蹤結(jié)合數(shù)字電感實(shí)現(xiàn)調(diào)諧匹配的方法，并對(duì)調(diào)諧匹配方法進(jìn)行了實(shí)驗(yàn)驗(yàn)證．以含源網(wǎng)絡(luò)電路分析方法為基礎(chǔ)，從理論上證明了實(shí)現(xiàn)換能器阻抗匹配的最佳條件
上傳時(shí)間： 2013-04-24
上傳用戶：xfbs821
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
