文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來(lái)“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒(méi)有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒(méi)有數(shù)字化的堡壘就是電源領(lǐng)域。近年來(lái)，數(shù)字電源的研究勢(shì)頭與日俱增，成果也越來(lái)越多。雖然目前中國(guó)制造的開關(guān)電源占了世界市場(chǎng)的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒(méi)有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過(guò)測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國(guó)內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來(lái)做數(shù)字化PID調(diào)節(jié)，通過(guò)數(shù)字化PID算法產(chǎn)生PWM波來(lái)控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來(lái)自主回路的電流取樣，電壓反饋信號(hào)來(lái)自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來(lái)實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來(lái)保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過(guò)流過(guò)壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測(cè)、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來(lái)控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問(wèn)題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來(lái)控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對(duì)數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對(duì)比測(cè)試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來(lái)基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來(lái)。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
上傳時(shí)間： 2013-06-29
上傳用戶：dreamboy36
寬帶無(wú)線通信的持續(xù)高速的需求增長(zhǎng)刺激了新的通信技術(shù)的不斷產(chǎn)生，而這些技術(shù)的發(fā)展，很大程度上都來(lái)自于不同技術(shù)的互相補(bǔ)充與融合，這也成為新標(biāo)準(zhǔn)的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時(shí)，通過(guò)多輸入輸出(MIMO)技術(shù)來(lái)進(jìn)一步增加信道容量，在不增加信號(hào)帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來(lái)在成為研究熱點(diǎn)的同時(shí)，已被認(rèn)為是下一帶移動(dòng)通信和網(wǎng)絡(luò)接入標(biāo)準(zhǔn)中的核心技術(shù)。 本文主要對(duì)MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進(jìn)行了研究，并主要對(duì)系統(tǒng)的同步和信道估計(jì)算法進(jìn)行了深入的分析，并提出了一些改進(jìn)。最后進(jìn)行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計(jì)，對(duì)其中一些關(guān)鍵模塊的設(shè)計(jì)，比如信道估計(jì)和空時(shí)譯碼模塊進(jìn)行了詳細(xì)的討論。 第一章緒論部分首先結(jié)合寬帶無(wú)線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進(jìn)行了分析，指出了MIMO-OFDM研究與發(fā)展方向，最后總結(jié)了本文的工作目標(biāo)和基本要求。 第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理，先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點(diǎn)，最后對(duì)MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進(jìn)行了討論。 第三章是對(duì)MIMO-OFDM同步算法的研究，主要針對(duì)基于訓(xùn)練序列的同步算法進(jìn)行了深入討論，關(guān)注點(diǎn)是訓(xùn)練序列的設(shè)計(jì)。針對(duì)原有的一些算法進(jìn)行了總結(jié)與比較，并主要對(duì)基于頻域設(shè)計(jì)的訓(xùn)練序列符號(hào)同步算法做出了改進(jìn)。 第四章首先從基于導(dǎo)頻的信道估計(jì)算法推導(dǎo)開始，關(guān)注點(diǎn)放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計(jì)算法研究。文章將原有的一些OFDM自適應(yīng)信道估計(jì)算法擴(kuò)展到MIMO領(lǐng)域，結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進(jìn)。 第五章節(jié)是本文的硬件設(shè)計(jì)部分，文章基于一個(gè)2發(fā)2收MIMO-OFDM系統(tǒng)進(jìn)行了基帶數(shù)字處理部分的FPGA設(shè)計(jì)工作，根據(jù)設(shè)計(jì)要求實(shí)現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能，為完善的和更高性能的MIMO-OFDM系統(tǒng)實(shí)現(xiàn)奠定了基礎(chǔ)。
標(biāo)簽： MIMOOFDM FPGA 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-06-26
上傳用戶：wl9454
PWM(脈沖寬度調(diào)制)是一種利用數(shù)字信號(hào)來(lái)控制模擬電路的控制技術(shù)，廣泛應(yīng)用于電源、電機(jī)、伺服系統(tǒng)、通信系統(tǒng)、電子控制器、功率控制等電力電子設(shè)備。PWM技術(shù)在逆變電路中的應(yīng)用最為廣泛，也是變頻技術(shù)的核心，同時(shí)在機(jī)床，液壓位置控制系統(tǒng)等機(jī)械裝置中也發(fā)揮著重要的作用。PWM技術(shù)已經(jīng)成為控制領(lǐng)域的一個(gè)熱點(diǎn)，因此研究PWM發(fā)生器對(duì)于基礎(chǔ)理論的發(fā)展和技術(shù)的改進(jìn)都有十分重要的意義。 論文研究的主要內(nèi)容是用任意波形作為調(diào)制信號(hào)通過(guò)特定的方法來(lái)產(chǎn)生所需要的PWM波形，任意波形的合成和PWM波形的生成是兩個(gè)主要任務(wù)。任意波形的合成是課題設(shè)計(jì)的一個(gè)難點(diǎn)，也是影響系統(tǒng)性能的關(guān)鍵因素之一。論文中波形合成采用直接數(shù)字頻率合成(DDS)技術(shù)來(lái)實(shí)現(xiàn)。DDS技術(shù)以相位為地址，通過(guò)查找離散幅度數(shù)據(jù)進(jìn)行波形合成，具有輸出波形相位變化連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快的優(yōu)點(diǎn)，而且通過(guò)設(shè)置控制字可靈活方便地改變輸出頻率，是目前波形合成的主流方法。 實(shí)現(xiàn)PWM發(fā)生器的設(shè)計(jì)方法有多種。在綜合比較了單片機(jī)、DSP、ARM等常用開發(fā)工具特點(diǎn)的基礎(chǔ)上，本文提出了一種以可編程邏輯器件(PLD)為主體，單片機(jī)輔助配合的設(shè)計(jì)方法。隨著計(jì)算機(jī)技術(shù)和微電了技術(shù)的迅速發(fā)展，可編程邏輯器件的集成度和容量越來(lái)越大，基于PLD的設(shè)計(jì)方法正逐步成為一種主流于段，是近些年來(lái)電子系統(tǒng)設(shè)計(jì)的一個(gè)熱點(diǎn)。整個(gè)系統(tǒng)分為模擬波形產(chǎn)生、單片機(jī)控制電路、FPGA內(nèi)部功能模塊三大部分。FPGA部分的設(shè)計(jì)是以Altera公司的Quartus Ⅱ軟件為開發(fā)平臺(tái)，采用VHDL語(yǔ)言為主要輸入手段來(lái)完成內(nèi)部各功能模塊的設(shè)計(jì)輸入、編譯、仿真等調(diào)試工作，目標(biāo)載體選用性價(jià)比比較高的Altera公司的CycloneⅡ系列的器件；單片機(jī)控制電路主要負(fù)責(zé)控制字的設(shè)置和顯示，波形數(shù)據(jù)的接受與發(fā)送；用MATLAB軟件完成仟意波形的繪制和模擬任務(wù)。 論文共分五章，詳細(xì)介紹了課題的背景、PWM發(fā)生器的發(fā)展和應(yīng)用以及選題的目的和意義等，論述了系統(tǒng)設(shè)計(jì)方案的可行性，對(duì)外圍電路和FPAG內(nèi)部功能模塊的設(shè)計(jì)方法進(jìn)行了具體說(shuō)明，并對(duì)仿真結(jié)果、系統(tǒng)的性能、存在的問(wèn)題和改進(jìn)方法等進(jìn)行了分析和闡述。整個(gè)設(shè)計(jì)滿足PWM發(fā)生器的任務(wù)和功能要求，設(shè)計(jì)方法可行。
上傳時(shí)間： 2013-04-24
上傳用戶：ommshaggar
軟件無(wú)線電(Software Radio)具有高度靈活性、開放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來(lái)多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無(wú)線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來(lái)越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的軟件無(wú)線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無(wú)線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無(wú)線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-05-24
上傳用戶：wyaqy
現(xiàn)場(chǎng)可編程門陣列(FPGA)器件是能通過(guò)對(duì)其進(jìn)行編程實(shí)現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來(lái)，F(xiàn)PGA的發(fā)展非常迅速，但目前國(guó)內(nèi)廠商所使用的FPGA芯片主要還是從國(guó)外進(jìn)口，這種狀況除了給生產(chǎn)廠家?guī)?lái)很大的成本壓力以外，同時(shí)也影響到國(guó)家信息產(chǎn)業(yè)的保密和安全問(wèn)題，因此在國(guó)內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢(shì)。 基于上述現(xiàn)實(shí)狀況及國(guó)內(nèi)市場(chǎng)的巨大需求，中國(guó)電子科技集團(tuán)公司第58研究所近年來(lái)對(duì)FPGA進(jìn)行了專項(xiàng)研究，本論文正是作為58所專項(xiàng)的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計(jì)技術(shù)，并進(jìn)行了實(shí)際的FPGA器件設(shè)計(jì)，研究工作的重點(diǎn)是在華潤(rùn)上華(CSMC)0.5μm標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上進(jìn)行具有6000有效門的FPGA的電路設(shè)計(jì)與仿真。 論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過(guò)程及其器件分類，對(duì)可編程只讀存儲(chǔ)器、現(xiàn)場(chǎng)可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點(diǎn)進(jìn)行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問(wèn)題。并根據(jù)實(shí)際指標(biāo)要求確定本文研究目標(biāo)FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤(rùn)上華0.5μm標(biāo)準(zhǔn)CMOS工藝的基礎(chǔ)上，進(jìn)行一款FPGA芯片的設(shè)計(jì)研究工作。進(jìn)行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計(jì)，并用CMOS邏輯和NMOS傳輸管邏輯實(shí)現(xiàn)了函數(shù)發(fā)生器、快速進(jìn)位鏈和觸發(fā)器的電路設(shè)計(jì)，并對(duì)其進(jìn)行了仿真，達(dá)到了預(yù)期的目標(biāo)。
標(biāo)簽： FPGA 芯片 電路設(shè)計(jì)
上傳時(shí)間： 2013-08-01
上傳用戶：baitouyu
本文將高效數(shù)字調(diào)制方式QAM和軟件無(wú)線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無(wú)線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對(duì)CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語(yǔ)言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對(duì)系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測(cè)調(diào)試相結(jié)合方法。 論文首先對(duì)16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真，并對(duì)實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號(hào)時(shí)域測(cè)試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對(duì)增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
上傳時(shí)間： 2013-07-10
上傳用戶：kennyplds
軟件無(wú)線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢(shì)，已成為通信系統(tǒng)設(shè)計(jì)的研究熱點(diǎn)。因此對(duì)基于軟件無(wú)線電的調(diào)制解調(diào)技術(shù)進(jìn)行深入細(xì)致的研究非常有意義。 本文首先從闡述軟件無(wú)線電的理論基礎(chǔ)入手，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)和實(shí)現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術(shù)，詳細(xì)論述了它們的基本概念和原理，提出了系統(tǒng)實(shí)現(xiàn)方案，在DSP+FPGA平臺(tái)上實(shí)現(xiàn)了8PSK信號(hào)的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對(duì)同步算法選取了一種基于能量檢測(cè)法的快速位同步算法，采用相關(guān)器實(shí)現(xiàn)，同時(shí)實(shí)現(xiàn)位同步和幀同步。并且對(duì)于突發(fā)通信的多普勒頻偏糾正，設(shè)計(jì)了一個(gè)基于自動(dòng)頻率控制(AFC)環(huán)的頻偏檢測(cè)器，通過(guò)修改數(shù)控振蕩器(NCO)的頻率控制字方法來(lái)校正本地載波頻率，整個(gè)算法結(jié)構(gòu)簡(jiǎn)單，運(yùn)算量小，頻偏校正速度快，具有較好的實(shí)用性。其次，對(duì)相干解調(diào)的初始相位進(jìn)行糾正時(shí)，提出了一種簡(jiǎn)單易行的CORDIC方法，同時(shí)對(duì)FPGA編程當(dāng)中的一些關(guān)鍵問(wèn)題進(jìn)行了介紹。最后，設(shè)計(jì)了自適應(yīng)調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來(lái)自適應(yīng)的改變調(diào)制方式，以達(dá)到最佳的傳輸性能。
標(biāo)簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
互聯(lián)網(wǎng)、移動(dòng)通信、星基導(dǎo)航是21世紀(jì)信息社會(huì)的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導(dǎo)航系統(tǒng)的發(fā)展?fàn)顩r。目前，我國(guó)已經(jīng)成為GPS的使用大國(guó)，衛(wèi)星導(dǎo)航產(chǎn)業(yè)鏈也已基本形成。然而，我們對(duì)GPS核心技術(shù)的研究還不夠深入，我國(guó)GPS產(chǎn)品的核心部分多數(shù)還是靠進(jìn)口。 GPS接收機(jī)工作時(shí)，為了將本地信號(hào)和接收到的信號(hào)同步，要完成復(fù)雜的信號(hào)處理過(guò)程。其中，如何捕獲衛(wèi)星信號(hào)并保持對(duì)信號(hào)的跟蹤是最重要的核心技術(shù)。很多研究者提出了多種解決方法，但這些方法多數(shù)都只停留在理論階段，無(wú)法應(yīng)用于GPS接收機(jī)系統(tǒng)進(jìn)行實(shí)時(shí)處理。 本課題在分析了多種現(xiàn)有算法的基礎(chǔ)上，研究設(shè)計(jì)了基于FPGA的GPS信號(hào)捕獲與跟蹤系統(tǒng)。在研究過(guò)程中，首先利用Nemerix公司的GPS芯片組設(shè)計(jì)制作了GPS接收機(jī)模塊，它能正常穩(wěn)定地工作，并可用作GPS基帶信號(hào)處理的研究平臺(tái)；該平臺(tái)可實(shí)時(shí)地輸出GPS數(shù)字中頻信號(hào)；本課題在中頻信號(hào)的基礎(chǔ)上深入研究了GPS信號(hào)的捕獲與跟蹤技術(shù)。先詳細(xì)分析比較了幾種GPS信號(hào)捕獲方法，給出了步進(jìn)相關(guān)的捕獲方案；接著分析了跟蹤環(huán)路的特點(diǎn)，給出了鎖頻環(huán)和鎖相環(huán)交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實(shí)現(xiàn)了這些方案。 本課題設(shè)計(jì)的GPS信號(hào)捕獲與跟蹤處理系統(tǒng)是通過(guò)硬件和軟件協(xié)同工作的方式實(shí)現(xiàn)的。硬件電路主要實(shí)現(xiàn)數(shù)據(jù)速率高、邏輯簡(jiǎn)單的相關(guān)器功能；而基于MicroBlaze軟處理器的軟件主要實(shí)現(xiàn)數(shù)據(jù)速率低、邏輯復(fù)雜的功能。本文給出了硬件電路的詳細(xì)設(shè)計(jì)、仿真結(jié)果以及軟件設(shè)計(jì)的詳細(xì)流程。 本課題最終在FPGA上實(shí)現(xiàn)了GPS信號(hào)的捕獲與跟蹤功能，而且系統(tǒng)的性能良好。由此可以得出結(jié)論：本設(shè)計(jì)能夠滿足系統(tǒng)功能和性能的要求，可以直接用于實(shí)時(shí)GPS接收機(jī)系統(tǒng)的設(shè)計(jì)中，為自主設(shè)計(jì)GPS接收機(jī)奠定了基礎(chǔ)。 本課題的研究得到了大連市信息產(chǎn)業(yè)局集成電路設(shè)計(jì)專項(xiàng)的資助，項(xiàng)目名稱是“定位與通信集成功能的SOC設(shè)計(jì)”，研究成果將在2008年上半年投入試用。
上傳時(shí)間： 2013-04-24
上傳用戶：1583060504
軟件無(wú)線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無(wú)線電技術(shù)無(wú)可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無(wú)線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡(jiǎn)要闡述了軟件無(wú)線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無(wú)線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無(wú)線電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： FPGA 軟件無(wú)線電 數(shù)字下變頻
上傳時(shí)間： 2013-06-30
上傳用戶：huannan88
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過(guò)采用FPGA/EDA技術(shù)，對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡(jiǎn)化CTI硬件的設(shè)計(jì)，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法，文中對(duì)PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí)，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測(cè)試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫、I/O讀寫、存儲(chǔ)器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試，并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效，符合設(shè)計(jì)目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-02
上傳用戶：wpwpwlxwlx
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
