SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問題并給出解決問題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：JIUSHICHEN
近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號(hào)處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計(jì)方式使其越來越多的取代ASIC的市場(chǎng)。傳統(tǒng)的通用信號(hào)處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強(qiáng)，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強(qiáng)的信號(hào)并行處理特性使其與DSP信號(hào)處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號(hào)處理系統(tǒng)具有很強(qiáng)的可實(shí)施性。 @@ 基于上述要求，作者設(shè)計(jì)和完成了一個(gè)基于多FPGA的通用實(shí)時(shí)信號(hào)處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲(chǔ)實(shí)時(shí)數(shù)據(jù)。作者通過全面的分析，設(shè)計(jì)了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺(tái)能夠根據(jù)實(shí)際需求進(jìn)行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號(hào))技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計(jì)范疇，因此必須重視信號(hào)完整性的設(shè)計(jì)與分析問題，作者根據(jù)高速電路的設(shè)計(jì)慣例和軟件輔助設(shè)計(jì)的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計(jì)過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲(chǔ)器接口設(shè)計(jì)決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗(yàn)證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計(jì)工作，對(duì)其中的部分接口進(jìn)行了邏輯驗(yàn)證。 @@ 經(jīng)過測(cè)試，該通用的信號(hào)處理平臺(tái)具有實(shí)時(shí)性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點(diǎn)，能夠滿足當(dāng)前一些信號(hào)處理系統(tǒng)對(duì)高速、實(shí)時(shí)處理的要求，可以廣泛應(yīng)用于實(shí)時(shí)信號(hào)處理領(lǐng)域。通過本平臺(tái)的研究和開發(fā)工作，為進(jìn)一步研究和設(shè)計(jì)通用、實(shí)時(shí)信號(hào)處理系統(tǒng)打下了堅(jiān)實(shí)的基礎(chǔ)。 @@關(guān)鍵詞：通用實(shí)時(shí)信號(hào)處理；FPGA；信號(hào)完整性；DDR2；LVDS
標(biāo)簽： FPGA 實(shí)時(shí)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-05-27
上傳用戶：qiaoyue
隨著數(shù)碼技術(shù)的不斷發(fā)展，數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，其實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門陣列)的特點(diǎn)使其非常適用于進(jìn)行一些基于像素級(jí)的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻，存在著高速實(shí)時(shí)性、穩(wěn)定性問題。本設(shè)計(jì)脫離高清晰工業(yè)相機(jī)必須與PC連接才可以觀看到高清晰圖像的束縛，實(shí)現(xiàn)系統(tǒng)的小型化。針對(duì)130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實(shí)現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計(jì)方案，完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換，用SDRAM作緩存，輸出標(biāo)準(zhǔn)VGA信號(hào)，可直接連接VGA顯示器、投影儀等設(shè)備進(jìn)行實(shí)時(shí)的視頻圖像觀看，與模擬相機(jī)740X576分辨率(480線)圖像相比，設(shè)計(jì)圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線)，最高幀率25fps，整個(gè)結(jié)構(gòu)應(yīng)用FPGA作為主控制器，用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲(chǔ)，加快了運(yùn)算速率，減小了電路規(guī)模，滿足圖像實(shí)時(shí)處理的要求，使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠(yuǎn)程監(jiān)控等領(lǐng)域。 論文研究的重點(diǎn)是采用altera公司EP2C芯片前端驅(qū)動(dòng)CMOS圖像傳感器，實(shí)時(shí)采集Bayer圖像象素，分析研究CFA圖像插值算法，實(shí)現(xiàn)了基于FPGA的實(shí)時(shí)線性插值算法，能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)重構(gòu)，輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖，存儲(chǔ)一幀圖像到高速SDRAM，構(gòu)建VGA顯示控制器，實(shí)現(xiàn)對(duì)輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進(jìn)行實(shí)時(shí)顯示。 整個(gè)模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證，系統(tǒng)達(dá)到了實(shí)時(shí)性，能正確和可靠的工作。整個(gè)設(shè)計(jì)模塊能夠滿足高幀率和高清晰的實(shí)時(shí)圖像處理，占用系統(tǒng)資源很少，用較少的時(shí)間完成了圖像數(shù)據(jù)的轉(zhuǎn)換，提高了效率。
標(biāo)簽： FPGA 實(shí)時(shí)圖像采集 與處理系統(tǒng)
上傳時(shí)間： 2013-06-08
上傳用戶：zhengjian
現(xiàn)代通信朝著全網(wǎng)IP化的進(jìn)程逐步發(fā)展，越來越多的通信需要IP路由查找；同時(shí)光纖技術(shù)的發(fā)展，使得比特速率達(dá)到了20Gbps，路由技術(shù)成了整個(gè)通信系統(tǒng)的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上，實(shí)現(xiàn)了雙分支并行，每個(gè)分支流水查找的16-8-8路由算法。該算法由三級(jí)表構(gòu)成，長度小于16的前綴通過擴(kuò)展成為長度16的前綴存儲(chǔ)在第一級(jí)表中；長度小于24位的前綴通過擴(kuò)展成為長度24的前綴存儲(chǔ)在前兩級(jí)表中；長度大于24的前綴則通過專門的存儲(chǔ)空間進(jìn)行存儲(chǔ)。將IP路由的二維查找轉(zhuǎn)化為一維精確查找，每次查找最多訪問存儲(chǔ)器3次，就可以查得下一跳的路由信息。使用Verilog語言實(shí)現(xiàn)了本文提出的算法，并對(duì)算法進(jìn)行了功能仿真。為了實(shí)現(xiàn)低成本，該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實(shí)現(xiàn)。 功能仿真表明本文設(shè)計(jì)的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。
上傳時(shí)間： 2013-04-24
上傳用戶：金宜
現(xiàn)代社會(huì)信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì)，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái)，在其中的一塊信號(hào)處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過之后，重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：戀天使569
高速大容量數(shù)據(jù)采集存儲(chǔ)技術(shù)在通信、航天、氣象、雷達(dá)等多個(gè)領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展，對(duì)數(shù)據(jù)的采集和傳輸速率要求越來越高，對(duì)數(shù)據(jù)存儲(chǔ)的速度和容量要求也越來越高。高速數(shù)據(jù)存儲(chǔ)主要包括存儲(chǔ)介質(zhì)選取、存儲(chǔ)器控制、數(shù)據(jù)存儲(chǔ)和總線應(yīng)用等，如何實(shí)時(shí)、高速、連續(xù)大量地采集存儲(chǔ)數(shù)據(jù)是一個(gè)關(guān)鍵性問題。 本文設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲(chǔ)介質(zhì)，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內(nèi)存實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速大容量穩(wěn)定存儲(chǔ)。 該磁盤陣列同時(shí)管理五個(gè)IDE硬盤，平均數(shù)據(jù)流達(dá)到250MB/s，峰值傳輸速率達(dá)到500MB/s，也可以擴(kuò)展更多硬盤構(gòu)成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計(jì)算機(jī)連接，可同時(shí)存儲(chǔ)四路AD數(shù)據(jù)，可以通過人機(jī)交互界面實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)采集情況，在計(jì)算機(jī)上實(shí)現(xiàn)整個(gè)磁盤陣列的實(shí)時(shí)控制。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-06-14
上傳用戶：2404
國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
現(xiàn)代社會(huì)對(duì)各種無線通信業(yè)務(wù)的需求迅猛增長，這就要求無線通信在具有較高傳輸質(zhì)量的同時(shí)，還必須具有較大的傳輸容量。這種需求要求在無線通信中必須采用效率較高的線性調(diào)制方式，以提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率，而效率較高的調(diào)制方式通常會(huì)對(duì)發(fā)端發(fā)射機(jī)的線性要求較高，這就使功率放大器線性化技術(shù)成為下一代無線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 在本文中，研究了前人所提出的各種功放線性化技術(shù)，如功率回退法、正負(fù)反饋法、預(yù)失真和非線性器件法等等，針對(duì)功率放大器對(duì)信號(hào)的失真放大問題進(jìn)行研究，對(duì)比和研究了目前廣泛流行的自適應(yīng)數(shù)字預(yù)失真算法。在一般的自適應(yīng)數(shù)字預(yù)失真算法中，主要有兩類：無記憶非線性預(yù)失真和有記憶非線性預(yù)失真。無記憶非線性預(yù)失真主要是通過比較功率放大器的反饋信號(hào)和已知輸入信號(hào)的幅度和相位的誤差來估計(jì)預(yù)失真器的各種修正參數(shù)。而有記憶非線性預(yù)失真主要是綜合考慮功率放大器非線性和記憶性對(duì)信號(hào)的污染，需要同時(shí)分析信號(hào)的當(dāng)前狀態(tài)和歷史狀態(tài)。在對(duì)比完兩種數(shù)字預(yù)失真算法之后，文章著重分析了有記憶預(yù)失真算法，選擇了其中的多項(xiàng)式預(yù)失真算法進(jìn)行了具體分析推演，并通過軟件無線電的方法將數(shù)字信號(hào)處理與FPGA結(jié)合起來，在內(nèi)嵌了System Generator軟件的Matlab/Simulink上對(duì)該算法進(jìn)行仿真分析，證明了這個(gè)算法的性能和有效性。 本文另外一個(gè)最重要的創(chuàng)新點(diǎn)在于，在FPGA設(shè)計(jì)上，使用了系統(tǒng)級(jí)設(shè)計(jì)的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉(zhuǎn)換成FPGA的網(wǎng)表文件或者硬件描述語言，大大簡(jiǎn)化了開發(fā)過程，縮短了系統(tǒng)的開發(fā)周期。
上傳時(shí)間： 2013-06-20
上傳用戶：handless
信號(hào)與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。
上傳時(shí)間： 2013-04-24
上傳用戶：lingduhanya
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺(tái)上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測(cè)試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對(duì)I2C串行總線進(jìn)行了介紹，重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀／寫時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測(cè)試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn)；測(cè)試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對(duì)所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
