viterbi 編譯碼器C源程序，rate=1/2 N=7
上傳時(shí)間： 2015-06-14
上傳用戶：gundan
這是一個(gè)簡(jiǎn)單的小工具,有點(diǎn)類似我們使用form方式設(shè)計(jì)時(shí),使用behaver方式讓各個(gè)form作轉(zhuǎn)場(chǎng)特效一樣,不過(guò)這個(gè)工具是針對(duì)各個(gè)movie clip,相信對(duì)一些Art設(shè)計(jì)師有一定的幫助囉, 使用的是Transition manager方式完成,相信不久會(huì)有利用tween class方式的程式產(chǎn)生器吧..其實(shí)我還蠻需要的...因?yàn)閔elp檔沒有,有時(shí)要參考指令,都要上網(wǎng)查一次
標(biāo)簽： form behaver movie clip
上傳時(shí)間： 2013-12-17
上傳用戶：hasan2015
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計(jì) 這段程式碼主要是把資料儲(chǔ)存到config.txt這個(gè)檔案中，我們將資料以 \n[_config_]\n 來(lái)作區(qū)隔，以便將來(lái)將資料讀出來(lái)時(shí)可以知道所存放的資料到底是屬於哪一各部分的資料。
標(biāo)簽： Python Constructor config 2.3
上傳時(shí)間： 2014-01-17
上傳用戶：zhenyushaw
sin產(chǎn)生器，可以於VHDL產(chǎn)生sin之?dāng)?shù)值波形，進(jìn)而輸出至dac做轉(zhuǎn)換
標(biāo)簽： sin
上傳時(shí)間： 2013-12-25
上傳用戶：小儒尼尼奧
本書提供用J B u i l d e r開發(fā)數(shù)據(jù)庫(kù)應(yīng)用程序、創(chuàng)建分布式應(yīng)用程序以及編寫J a v a B e a n 組件的高級(jí)資料。它包括下列幾個(gè)部分： • 第一部分是“開發(fā)數(shù)據(jù)庫(kù)應(yīng)用程序”，它提供關(guān)于使用J b u i l d e r的D a t a E x p r e s s數(shù)據(jù) 庫(kù)體系結(jié)構(gòu)的信息，并解釋原始數(shù)據(jù)組件和類之間的相互關(guān)系，以及怎樣使用它 們來(lái)創(chuàng)建你的數(shù)據(jù)庫(kù)應(yīng)用程序。它還解釋怎樣使用Data Modeler(數(shù)據(jù)模型器)和 Application Generator（應(yīng)用程序生成器）創(chuàng)建數(shù)據(jù)驅(qū)動(dòng)的客戶機(jī)/服務(wù)器應(yīng)用程 序。 • 第二部分是“開發(fā)分布式應(yīng)用程序”，它提供關(guān)于使用ORB Explorer、用J B u i l d e r 創(chuàng)建多級(jí)的分布應(yīng)用程序、調(diào)試分布式應(yīng)用程序、用J a v a定義C O R B A接口以及 使用s e r v l e t等的信息。 • 第三部分是“創(chuàng)建J a v a B e a n”，它解釋怎樣開發(fā)新的J a v a B e a n組件，描述在組件 開發(fā)中涉及的任務(wù), 怎樣使用B e a n s E x p r e s s創(chuàng)建新的J a v a B e a n，以及關(guān)于屬性、 事件、B e a nIn f o類和其他方面的詳細(xì)情況。
標(biāo)簽： 8226 數(shù)據(jù)庫(kù) 應(yīng)用程序 分
上傳時(shí)間： 2014-01-03
上傳用戶：wpt
一、實(shí)驗(yàn)?zāi)康? 了解數(shù)/模轉(zhuǎn)換器的基本原理，掌握DAC0832芯片的使用方法。 二、實(shí)驗(yàn)內(nèi)容 1、實(shí)驗(yàn)電路原理如圖36，DAC0832采用單緩沖方式，具有單雙極性輸入端（圖中的Ua、Ub）,利用debug輸出命令（Out 290 數(shù)據(jù)）輸出數(shù)據(jù)給DAC0832，用萬(wàn)用表測(cè)量單極性輸出端Ｕa及雙極性輸出端Ｕb的電壓，驗(yàn)證數(shù)字與電壓之間的線性關(guān)系。 2、編程產(chǎn)生以下波形（從Ub輸出，用示波器觀察） (1)鋸齒波 三、編程提示 1、8位D/A轉(zhuǎn)換器DAC0832的口地址為290H，輸入數(shù)據(jù)與輸出電壓的關(guān)系為： （UREF表示參考電壓,N表示數(shù)數(shù)據(jù)），這里的參考電壓為ＰＣ機(jī)的＋５Ｖ電源。 2、產(chǎn)生鋸齒波只須將輸出到DAC0832的數(shù)據(jù)由0循環(huán)遞增。
標(biāo)簽： 實(shí)驗(yàn) 模轉(zhuǎn)換器
上傳時(shí)間： 2016-03-12
上傳用戶：ywqaxiwang
赫夫曼編譯碼器： 用哈夫曼編碼進(jìn)行通信可以大大提高信道利用率，縮短信息傳輸時(shí)間，降低傳輸成本。但是，這要求在發(fā)送端通過(guò)一個(gè)編碼系統(tǒng)對(duì)待傳數(shù)據(jù)預(yù)先編碼，在接收端將傳來(lái)的數(shù)據(jù)進(jìn)行譯碼（復(fù)原）。對(duì)于雙工信道（即可以雙向傳輸信息的信道），每端都需要一個(gè)完整的編/譯碼系統(tǒng)。試為這樣的信息收發(fā)站寫一個(gè)哈夫曼碼的編/譯碼系統(tǒng)。 [基本要求]一個(gè)完整的系統(tǒng)應(yīng)具有以下功能： （1）I：初始化（Initialization）。從終端讀入字符集大小n，以及n個(gè)字符和n個(gè)權(quán)值，建立哈夫曼樹，并將它存于文件hfmTree中。 （2）E：編碼（Encoding）。利用已建好的哈夫曼樹（如不在內(nèi)存，則從文件hfmTree中讀入），對(duì)文件ToBeTran中的正文進(jìn)行編碼，然后將結(jié)果存入文件CodeFile中。 （3）D：譯碼（Decoding）。利用已建好的哈夫曼樹將文件CodeFile中的代碼進(jìn)行譯碼，結(jié)果存入文件TextFile中。 （4）P：印代碼文件（Print）。將文件CodeFile以緊湊格式顯示在終端上，每行50個(gè)代碼。同時(shí)將此字符形式的編碼文件寫入文件CodePrin中。 （5）T：印哈夫曼樹（Tree printing）。將已在內(nèi)存中的哈夫曼樹以直觀的方式（樹或凹入表形式）顯示出，同時(shí)將此字符形式的哈夫曼樹寫入文件TreePrint中。
上傳時(shí)間： 2016-04-17
上傳用戶：zaizaibang
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 偶數(shù)倍分頻：偶數(shù)倍分頻應(yīng)該是大家都比較熟悉的分頻，通過(guò)計(jì)數(shù)器計(jì)數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行N倍偶數(shù)分頻，那么可以通過(guò)由待分頻的時(shí)鐘觸發(fā)計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到N/2-1時(shí)，輸出時(shí)鐘進(jìn)行翻轉(zhuǎn)，并給計(jì)數(shù)器一個(gè)復(fù)位信號(hào)，使得下一個(gè)時(shí)鐘從零開始計(jì)數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
七號(hào)信令解碼器，N多人多年心血，奉獻(xiàn)給需要的人，有問題請(qǐng)email:leafboyman@tom.com
上傳時(shí)間： 2016-08-02
上傳用戶：love_stanford
本文使用實(shí)例描述了在 FPGA/CPLD 上使用 VHDL 進(jìn)行分頻器設(shè) 計(jì)，包括偶數(shù)分頻、非 50％占空比和 50％占空比的奇數(shù)分頻、半整數(shù) （N+0.5）分頻、小數(shù)分頻、分?jǐn)?shù)分頻以及積分分頻。所有實(shí)現(xiàn)均可 通過(guò) Synplify Pro 或 FPGA 生產(chǎn)廠商的綜合器進(jìn)行綜合，形成可使 用的電路，并在 ModelSim 上進(jìn)行驗(yàn)證。
上傳時(shí)間： 2013-12-15
上傳用戶：從此走出陰霾
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
