AD程序實現模擬量到數字量的轉換功能； CAN程序實現CAN總線通訊功能； keyboard_check程序實現鍵盤的掃描查詢方式輸入； keyboard_disturb程序實現PORTB的"電平變化中斷"進行鍵盤的輸入； led0-8程序實現在8個LED上依次顯示1~8數字； PWM程序用于使CCP1模塊產生分辨率為10位的PWM波形，占空比為50%； RS-232程序通過RS-232接口來完成PC計算機與單片機之間的通信； simple_POARD程序為外圍功能模塊簡單應用實例，點亮與PORTD口相連的八個發光二極管； stopwatch程序實現計時秒表功能，時鐘顯示范圍00.00～99.99秒，分辨度為0.01秒； switchinput程序用于開關量的輸入（采用SPI總線），并顯示在與D口相連的LED上； wakeup程序實現PIC18F458的休眠工作方式，并由實驗板上的按鍵產生"電平變化中斷"將其從休眠狀態中激活； WDT程序實現"看門狗"WDT的功能； Yejing程序實現液晶顯示器的接口和顯示功能。
上傳時間： 2013-06-04
上傳用戶：GHF
PCF8591中文數據手冊- 8位A/D和D/A轉換器
上傳時間： 2013-04-24
上傳用戶：04121298
隨著計算機技術、通信技術、集成電路技術和控制技術的發展，傳統的工業控制領域正經歷著一場前所未有的變革，開始向網絡化方向發展。本文即從未來工業控制網絡發展的需要出發，設計并實現了以S3C2410微處理器為核心的嵌入式網絡控制器。 本文以S3C2410-32 位微處理為核心，設計并實現了具有1路以太網接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個CAN總線擴展卡、1個RS485擴展卡、1個RS422擴展卡使用、8路A/D、1路D/A、4路 PWM、一個 240×320TFT LCD 顯示觸摸屏的功能強大的嵌入式網絡控制器。并在此基礎上，結合嵌入式操作系統Windows CE建立了一個嵌入式軟件開發平臺。 在深入研究和分析CANopen協議的基礎上，實現了基于Windows CE 的嵌入式 CANopen 協議棧，大大提高了嵌入式網絡控制器在現場總線上的通信和控制能力，為新型的網絡控制算法研究提供了實驗平臺。在探討了TCP/IP協議的基礎上研究了基于 Windows CE 的嵌入式 TCP/IP 協議棧，掌握了Windows CE 平臺的網絡 Socket 通信編程，使控制器能夠通過以太網接到Intranet或Intemet上。 在完成嵌入式網絡控制器硬件與軟件設計的基礎上，將控制器應用到了網絡化的嵌入式數控系統的中央數控單元中，實現數控系統等數控設備小型化、網絡化和集成化的需要。并以此為基礎，結合計算機控制實驗室建設，構建了三層(信息層、控制層和設備層)工業網絡實驗平臺，實現了實驗室設備真正的網絡互連，為網絡控制研究提供了一個高性能的平臺。
上傳時間： 2013-06-10
上傳用戶：hzy5825468
隨著SOC技術、IP技術以及集成電路技術的發展，RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
現代IC設計中，隨著設計規模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰之一。在現代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構，結合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
Integrating A/D converters have two characteristics incommon. First, as the name implies, their
上傳時間： 2013-04-24
上傳用戶：matlab
LED顯示屏作為一項高新科技產品正引起人們的高度重視，它以其動態范圍廣，亮度高，壽命長，工作性能穩定而日漸成為顯示媒體中的佼佼者，現已廣泛應用于廣告、證券、交通、信息發布等各方面，且隨著全彩屏顯示技術的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統，提出了一個系統實現方案，整個系統分三部分組成：DVI解碼電路、發送系統以及接收系統。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數據，經過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數據和一些控制信號。發送系統用于將收到的數據流進行緩存，經處理后發送至以太網芯片進行以太網傳輸。接收系統接收以太網上傳來的視頻數據流，經過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術參數之間的聯系及約束關系。 本課題采用可編程邏輯器件來完成系統功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數據處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-06-22
上傳用戶：jennyzai
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-04-24
上傳用戶：大融融rr
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
建立了雙容水箱系統的數學模型，采用串級控制方案對雙容水箱液位系統進行控制，控制算法采用數字PID。確定了硬件設備，制作了雙容水箱液位控制系統。采用力控5.0 版組態軟件，對整個液位控制系統進行組態，構
上傳時間： 2013-07-27
上傳用戶：harveyhan
