隨著系統芯片(SoC)設計復雜度不斷增加,使得縮短面市時間的壓力越來越大。雖然IP核復用大大減少了SoC的設計時間,但是SoC的驗證仍然非常復雜耗時。SoC和ASIC的最大不同之處在于它的規模和復雜的系統性,除了大量硬件模塊之外,SoC還需要大量的同件和軟件,如操作系統,驅動程序以及應用程序等。面對SoC數目眾多的硬件模塊,復雜的嵌入式軟件,由于軟件仿真速度和仿真模犁的局限性,驗證往往難以達到令人滿意的要求,耗費了大最的時間,將給系統芯片的上市帶來嚴重的影響。為了減少此類情況的發生,在流樣片之前,進行基于FPGA的系統原型驗證,即在FPGA上快速地實現SoC設計中的硬件模塊,讓軟件模塊在真正的硬件環境中高速運行,從而實現SoC設計的軟硬件協同驗證。這種方法已經成為SoC設計流程前期階段常用的驗證方法。 在簡要分析幾種業內常用的驗證技術的基礎上,本文重點闡述了基于FPGA的SoC驗證流程與技術。結合Mojox數碼相機系統芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設計,介紹了Mojox FPGA原型驗證平臺的硬件設計過程和Mojox SoC的FPGA原型實現,并采用基于模塊的FPGA設計實現方法,加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應用軟件等原型軟件的設計實現以及原型驗證平臺的軟硬協同驗證的過程。通過軟硬協同驗證,本文實現了PC機對整個驗證平臺的摔制,達到了良好的驗證效果,且滿足了預期的設計要求。
上傳時間: 2013-07-02
上傳用戶:dsgkjgkjg
遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經成功地應用于許多難優化問題,現已成為尋求滿意解的最佳工具之一。然而,較慢的運行速度也制約了其在一些實時性要求較高場合的應用。利用硬件實現遺傳算法能夠充分發揮硬件的并行性和流水線的特點,從而在很大程度上提高算法的運行速度。 本文對遺傳算法進行了理論介紹和分析,結合硬件自身的特點,選用了適合硬件化的遺傳算子,設計了標準遺傳算法硬件框架;為了進一步利用硬件自身的并行特性,同時提高算法的綜合性能,本文還對現有的一些遺傳算法的并行模型進行了研究,討論了其各自的優缺點及研究現狀,并在此基礎上提出一種適合硬件實現的粗粒度并行遺傳算法。 我們構建的基于FPGA構架的標準遺傳算法硬件框架,包括初始化群體、適應度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細分析了各模塊的功能和端口連接,并利用硬件描述語言編寫源代碼實現各模塊功能。經過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟,實現在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數的優化問題,給出了實驗結果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調用。 最后,本文對硬件遺傳算法及其在函數優化中的一些尚待解決的問題進行了討論,并對本課題未來的研究進行了展望。
上傳時間: 2013-07-22
上傳用戶:誰偷了我的麥兜
回波消除器廣泛應用于公用電話交換網(PSTN)、移動通信系統和視頻電話會議系統等多種語音通信領域。在PSTN系統中,由于線路阻抗不匹配,遠端語音信號通過混合線圈時產生一定泄漏,一部分信號又傳回遠端,產生線路回波,回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究,設計并實現了滿足實用要求的基于FPGA平臺的回波消除器。 首先,對回波產生原理和目前幾種常用回波消除算法進行了分析,在研究自適應回波消除器的各個模塊,特別是深入分析各種自適應濾波算法和雙講檢測算法,綜合考慮各種算法的運算復雜度和性能的情況下,這里采用NLMS算法實現自適應回波消除器。針對傳統雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況,給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現回波消除器的各個模塊,其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經過仿真測試,相關模塊算法能夠有效提高回波消除器性能。在此基礎上,本文使用硬件描述語言Veillog HDL,在QuartusⅡ和ModelSim軟件平臺上實現各功能模塊,并通過模塊級和系統級功能仿真以及時序仿真驗證,最終在現場可編程門陣列(Field Programmable Gate Arrav,FPGA)平臺上實現回波消除系統。本文詳細闡述了基于FPGA的設計流程與設計方法,并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態機的設計過程。 根據ITU-T G.168標準提出的測試要求,本文塒基于FPGA設計實現的自適應回波消除系統進行大量主客觀測試。經過測試,各項性能指標均達到或超過G.168標準的要求,具有良好的回波消除效果。
上傳時間: 2013-06-18
上傳用戶:qwe1234
隨著Internet的不斷發展,人們希望日常生活中所用到的嵌入式設備都能夠很方便地實現Intemet接入,這對嵌入式系統設計提出了新的挑戰,要求低成本、多功能、高性能。這些是目前嵌入式系統設計的熱點。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發展,從最初的幾千門到現在的幾百萬門,可靠性與集成度不斷提高,而功耗和成本卻在不斷降低,具有很高的性價比。再加上開發周期短、對開發人員的要求相對較低的優點,因此被大量應用于嵌入式系統設計中。 本文是基于FPGA高性價比、可靈活配置的特點,也是當前流行的“微控制器+FPGA”的嵌入式系統設計方式,所以我們提出了基于FPGA的實現方案。本文通過在FPGA中硬件實現嵌入式TCP/IP協議(包括UDP、IP、ARP、TCP等網絡協議)以及以太網MAC協議,并提供標準MII接口,通過外接PHY實現網絡連接。最終成功地通過了驗證。 基于FPGA的實現可以有效地降低成本,同時可以在其中集成其他功能模塊,提高整個系統的集成度,減小PCB版圖面積和布線復雜度,有利于提高系統可靠性。因此,本研究課題對嵌入式系統設計有很大的實用價值。
上傳時間: 2013-07-08
上傳用戶:450976175
本文研究的視頻處理系統是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現”的一部分,主要完成計算機視覺系統的一些基本工作,即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件,結合視頻模數轉換芯片和VGA顯示器,完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道,是構成計算機視覺系統必不可少的一部分;圖像預處理則是計算機視覺系統進行高層處理的基礎,優秀的預處理算法能有效改善圖像質量,提高系統分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統整體架構的基礎上,圍繞以下四個方面展開了工作: 1.研究并給出了兩種基于FPGA的設計方案用于實現YCrCb色度空間到RGB色度空間的轉換; 2.針對采集的視頻圖像,根據VGA顯示的要求,給出了一種實現圖像去隔行的方案; 3.分析了一系列圖像濾波的預處理算法,如均值濾波、中值濾波和自適應濾波等,在比較和總結各算法特點的基礎上,提出了一種新的適用于處理混合噪聲的濾波算法:混合自適應濾波法; 4.根據算法特點設計了多種采用FPGA實現的圖像濾波算法,并對硬件算法進行RTL級的功能仿真和驗證,還給出了各種濾波算法的實驗結果,在此基礎上對各種算法的效果進行直觀的比較。 文中,預處理算法的實現充分利用了FPGA的片內資源,體現了FPGA在圖像處理方面的特點及優勢。同時,視頻采集和顯示的控制模塊也由同一FPGA芯片實現,從而簡化了系統整體結構。視頻采集和預處理系統在FPGA上的成功實現為“計算機視覺及其芯片化實現”奠定了必要的基礎、提供了一定理論依據。
上傳時間: 2013-04-24
上傳用戶:我好難過
隨著GPS(Global Positioning System)技術的不斷發展和成熟,其全球性、全天候、低成本等特點使得GPS接收機的用戶數量大幅度增加,應用領域越來越廣。但由于定位過程中各種誤差源的存在,單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度:①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度;②針對誤差源用濾波算法從軟件方面實現精度提高。兩種方法中,后者相對于前者在滿足精度要求的前提下節約成本,而且便于系統融合,是應用于GPS定位的系統中更有前景的方法。但由于在系統中實現定位濾波算法需要時間,傳統CPU往往不能滿足實時性的要求,而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上,根據“先時序后電路”的設計思想,由同步沒計方法以及自頂向下和自下而上的混合設計方法實現系統的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換,最終到kalman濾波遞推計算減小定位誤差,實現實時、快速、高精度的GPS定位信息采集處理系統,為GPS定位數據的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統的開發奠定了基礎。具體工作如下: 基于FPGA設計了GPS定位數據的正確接收和顯示,以及經緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式,通過串口接收模塊實現串口數掘的接收和經緯度信息提取,并通過LCD實時顯示。在提取信息的同時將數據格式由ASCⅡ碼轉變為十進制整數型,實現利用移位和加法運算達到代替乘法運算的效果,從而減少資源的利用率。在坐標轉換過程中,利用查找表的方法查找轉化時需要的各個參數值,并將該參數先轉為雙精度浮點小數,再進行坐標轉換。根據高斯轉化公式的規律將公式簡化成只涉及加法和乘法運算,以此簡化公式運算量,達到節省資源的目的。 卡爾曼濾波器的實現。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過程的總誤差,建立了系統狀態方程、觀測方程和濾波方程,并基于分散濾波的思想進行卡爾曼濾波設計,并通過Matlab進行仿真。結果表明,本文設計的卡爾曼濾波器收斂性好,定位精度高、估計誤差小。在仿真基礎上,實現基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上,通過IP核、模塊的分時復用和樹狀結構節省資源,實現數據卡爾曼濾波,達到提高數據精度的效果。 設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺,采用Verilog HDL硬件描述語言實現,利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個邏輯資源,時鐘頻率達到100MHZ以上,滿足實時性信號處理要求,在保證精度的前提下達到資源最優。Modelsim仿真驗證了該設計的正確性。
上傳時間: 2013-04-24
上傳用戶:二驅蚊器
QFN SMT工藝設計指導.pdf 一、基本介紹 QFN(Quad Flat No Lead)是一種相對比較新的IC封裝形式,但由于其獨特的優勢,其應用得到了快速的增長。QFN是一種無引腳封裝,它有利于降低引腳間的自感應系數,在高頻領域的應用優勢明顯。QFN外觀呈正方形或矩形,大小接近于CSP,所以很薄很輕。元件底部具有與底面水平的焊端,在中央有一個大面積裸露焊端用來導熱,圍繞大焊端的外圍四周有實現電氣連接的I/O焊端,I/O焊端有兩種類型:一種只裸露出元件底部的一面,其它部分被封裝在元件內;另一種焊端有裸露在元件側面的部分。 QFN采用周邊引腳方式使PCB布線更靈活,中央裸露的銅焊端提供了良好的導熱性能和電性能。這些特點使QFN在某些對體積、重量、熱性能、電性能要求高的電子產品中得到了重用。 由于QFN是一種較新的IC封裝形式,IPC-SM-782等PCB設計指南上都未包含相關內容,本文可以幫助指導用戶進行QFN的焊盤設計和生產工藝設計。但需要說明的是本文只是提供一些基本知識供參考,用戶需要在實際生產中不斷積累經驗,優化焊盤設計和生產工藝設計方案,以取得令人滿意的焊接效果
上傳時間: 2013-04-24
上傳用戶:吳之波123
遺傳算法是一種基于自然選擇原理的優化算法,在很多領域有著廣泛的應用。但是,遺傳算法使用計算機軟件實現時,會隨著問題復雜度和求解精度要求的提高,產生很大的計算延時,這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應用。為了提升運行速度,可以使用FPGA作為硬件平臺,設計數字系統完成遺傳算法。和軟件實現相比,硬件實現盡管在實時性和并行性方面具有很大優勢,但同時會導致系統的靈活性不足、通用性不強。本文針對上述矛盾,使用基于功能的模塊化思想,將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊:系統功能模塊和算子功能模塊。針對不同問題,可以在保持系統功能模塊不變的前提下,選擇不同的遺傳算子功能模塊完成所需要的優化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺,使用VerilogHDL語言實現了偽隨機數發生模塊、隨機數接口模塊、存儲器接口/控制模塊和系統控制模塊等系統功能模塊,以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉變異算子模塊等遺傳算法功能模塊,構建了系統功能構架和遺傳算子庫。該設計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性,而且維持了系統架構的穩定。本文設計了多峰值、不連續、不可導函數的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據測試結果,該硬件平臺表現良好,所求取的最優解誤差均在1%以內。相對于軟件實現,該系統在求解一些復雜問題時,速度可以提高2個數量級。最后,本文使用FPGA實現了粗粒度并行遺傳算法模型,并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎上提高了近1倍,取得了顯著的效果。關鍵詞:遺傳算法,硬件實現,并行設計,FPGA,TSP
上傳時間: 2013-06-15
上傳用戶:hakim
"Nios II軟件構建工具開發環境是一組功能強大的命令、工具以及腳本,利用它們可以管理應用程序、電路板支持包(BSP)和軟件庫的編譯選項。命令在Nios II軟件構建工具上可以獨立于Nios II IDE而運行。如果你偏愛于使用命令行環境,或者你想獲得能夠快速適應你所喜歡的軟件(或系統)開發環境的開發工具,Altera公司建議使用這個開發平臺。Nios II軟件構建工具是Altera公司未來開發工具的基礎。"
上傳時間: 2013-05-17
上傳用戶:WsyzxxnSej
短波通信由于其固有的優點,在無線通信特別是軍事通信中有著很重要的應用,國內外對短波電臺以及高速調制解調器的研究也是相當多,然而有些硬件結構相似的電臺信號特征差異卻很大,這極大地限制了不同電臺間的互通互連。而軟件無線電用軟件代替部分硬件,可以通過不同軟件模塊來實現不同的功能,因此利用軟件無線電,可以在相同的硬件平臺上,實現多種短波數字化業務,而本文重點研究的就是基于軟件無線電的短波串行體制。 首先對短波串行體制標準進行了詳細地研究,并對發射端實現方法進行了具體的說明。其次闡述了中頻數字接收機相關基本理論,在研究信號采樣理論、多速率數字信號處理理論、濾波器設計理論、FPGA硬件數字算法等基礎上,并結合實際應用要求,提出了適合于FPGA實現的數字化中頻處理系統方案,對系統進行了仿真,驗證了系統方案的可行性,然后通過Verilog編程完成了數字下變頻的FPGA實現,效果較好。最后對接收端的基帶處理方法進行了一些探索。
上傳時間: 2013-07-19
上傳用戶:czh415