隨著國(guó)民經(jīng)濟(jì)的發(fā)展，電力電子設(shè)備得到廣泛應(yīng)用，使得電網(wǎng)中的諧波污染越來(lái)越嚴(yán)重，極大地危害了電力設(shè)備的安全運(yùn)行。電網(wǎng)中的諧波成份非常復(fù)雜，因此諧波的檢測(cè)分析，是消除或降低諧波污染的前提。 通過(guò)大量資料的收集、閱讀及相關(guān)技術(shù)的研究，本文分析了嵌入式系統(tǒng)在電力系統(tǒng)測(cè)控中的應(yīng)用優(yōu)勢(shì)，設(shè)計(jì)了以ARM7TDMI內(nèi)核處理器LPC2214為核心的電網(wǎng)諧波檢測(cè)分析系統(tǒng)。系統(tǒng)主要實(shí)現(xiàn)低壓配電網(wǎng)三相電壓、電流的諧波檢測(cè)與分析，包括電量數(shù)據(jù)采集和諧波分析兩個(gè)部分。詳細(xì)分析了諧波檢測(cè)分析系統(tǒng)的工作原理，明確了系統(tǒng)功能需求，對(duì)系統(tǒng)各模塊進(jìn)行了設(shè)計(jì)，通過(guò)多路同步采集將電網(wǎng)電量數(shù)據(jù)輸入系統(tǒng)，在處理器中完成數(shù)據(jù)倒序處理和快速傅立葉變換等相關(guān)的運(yùn)算處理工作，可以得到各次諧波含量。 通過(guò)文中設(shè)計(jì)的硬件同步電路，可以準(zhǔn)確獲得電網(wǎng)信號(hào)三相電壓與電流周期，通過(guò)同步采樣的方法，消除或減小因快速傅立葉變換存在的頻譜泄漏和柵欄效應(yīng)的誤差。結(jié)合諧波檢測(cè)分析的需求與FFT算法的特點(diǎn)，為了減小響應(yīng)時(shí)間，提高運(yùn)算速度，采用了實(shí)序列快速傅立葉變換對(duì)數(shù)據(jù)的整合運(yùn)算，即通過(guò)一次快速傅立葉變換運(yùn)算，完成各相電流與電壓兩組數(shù)據(jù)從時(shí)域到頻域的轉(zhuǎn)換，并分析得到頻域幅值和時(shí)域幅值之間的線性關(guān)系，避免了傅立葉反變換運(yùn)算，提高了運(yùn)算速度，實(shí)現(xiàn)諧波的準(zhǔn)確檢測(cè)。 最后經(jīng)過(guò)樣機(jī)測(cè)試證明，本文設(shè)計(jì)的電網(wǎng)諧波檢測(cè)與分析系統(tǒng)能夠準(zhǔn)確、可靠的實(shí)現(xiàn)諧波含量的檢測(cè)與分析。
標(biāo)簽： ARM 電網(wǎng)諧波 檢測(cè) 分
上傳時(shí)間： 2013-07-10
上傳用戶：zfh920401
天 語(yǔ) 手 機(jī) usb 驅(qū) 動(dòng) 程 序
標(biāo)簽： usb 天語(yǔ)手機(jī) 驅(qū)動(dòng)程序
上傳時(shí)間： 2013-07-26
上傳用戶：ABCD_ABCD
在直流電氣傳動(dòng)系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計(jì)采用現(xiàn)場(chǎng)可編程門陣列控制實(shí)現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對(duì)稱度好等許多優(yōu)點(diǎn),具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標(biāo),并對(duì)常見的觸發(fā)器進(jìn)行了分類.通過(guò)分析不同類型觸發(fā)器的優(yōu)缺點(diǎn),最終確定采用三相同步的絕對(duì)觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實(shí)現(xiàn)高性能控制,簡(jiǎn)化了系統(tǒng)設(shè)計(jì).其次,對(duì)開發(fā)硬件和軟件以及編程語(yǔ)言進(jìn)行了介紹.另外,詳細(xì)闡述了采用現(xiàn)場(chǎng)可編程門陣列EPFl0K10器件實(shí)現(xiàn)具有相序自適應(yīng)、缺相保護(hù)等功能的晶閘管觸發(fā)器的軟硬件設(shè)計(jì).最后,使用自主開發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實(shí)驗(yàn)結(jié)果和波形分析.試驗(yàn)結(jié)果表明,該論文設(shè)計(jì)的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達(dá)到了預(yù)期的目的.
上傳時(shí)間： 2013-04-24
上傳用戶：baitouyu
步進(jìn)電機(jī)是將電脈沖信號(hào)變換成角位移或直線位移的執(zhí)行部件。步進(jìn)電機(jī)可以直接用數(shù)字信號(hào)驅(qū)動(dòng)，使用非常方便。一般電動(dòng)機(jī)都是連續(xù)轉(zhuǎn)動(dòng)的，而步進(jìn)電動(dòng)機(jī)則有定位和運(yùn)轉(zhuǎn)兩種基本狀態(tài)，當(dāng)有脈沖輸入時(shí)步進(jìn)電動(dòng)機(jī)一步一步地轉(zhuǎn)動(dòng)，每給它一個(gè)脈沖信號(hào)，它就轉(zhuǎn)過(guò)一定的角度。步進(jìn)電動(dòng)機(jī)的角位移量和輸入脈沖的個(gè)數(shù)嚴(yán)格成正比，在時(shí)間上與輸入脈沖同步，因此只要控制輸入脈沖的數(shù)量、頻率及電動(dòng)機(jī)繞組通電的相序，便可獲得所需的轉(zhuǎn)角、轉(zhuǎn)速及轉(zhuǎn)動(dòng)方向。在沒(méi)有脈沖輸入時(shí)，在繞組電源的激勵(lì)下氣隙磁場(chǎng)能使轉(zhuǎn)子保持原有位置處于定位狀態(tài)。因此非常適合于單片機(jī)控制。步進(jìn)電機(jī)還具有快速啟動(dòng)、精確步進(jìn)和定位等特點(diǎn)，因而在數(shù)控機(jī)床，繪圖儀，打印機(jī)以及光學(xué)儀器中得到廣泛的應(yīng)用。步進(jìn)電動(dòng)機(jī)已成為除直流電動(dòng)機(jī)和交流電動(dòng)機(jī)以外的第三類電動(dòng)機(jī)。傳統(tǒng)電動(dòng)機(jī)作為機(jī)電能量轉(zhuǎn)換裝置，在人類的生產(chǎn)和生活進(jìn)入電氣化過(guò)程中起著關(guān)鍵的作用。步進(jìn)電機(jī)可以作為一種控制用的特種電機(jī)，利用其沒(méi)有積累誤差(精度為100%)的特點(diǎn)，廣泛應(yīng)用于各種開環(huán)控制。
標(biāo)簽： 單片機(jī)控制 步進(jìn)電機(jī) 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：3到15
DFT(離散傅立葉變換)作為將信號(hào)從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號(hào)處理中起著核心作用
標(biāo)簽： FPGA FFT 擴(kuò)展 處理器
上傳時(shí)間： 2013-08-04
上傳用戶：wangdean1101
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
隨著現(xiàn)代互聯(lián)網(wǎng)規(guī)模的不斷擴(kuò)大，網(wǎng)絡(luò)數(shù)據(jù)流量迅速增長(zhǎng)，傳統(tǒng)的路由器已經(jīng)無(wú)法滿足網(wǎng)絡(luò)的交換和路由需求。當(dāng)前，新一代路由器普遍利用了交換式路由技術(shù)，通過(guò)使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節(jié)點(diǎn)的并行通信成為可能。硬件系統(tǒng)設(shè)計(jì)中結(jié)合了專用網(wǎng)絡(luò)處理器，可編程器件各自的特點(diǎn)，采用了基于ASIC，F(xiàn)PGA，CPLD硬件結(jié)構(gòu)模塊化的設(shè)計(jì)方法。基于ASIC技術(shù)體系的GSR的出現(xiàn)，使得路由器的性能大大提高。但是，這種路由器主要滿足數(shù)據(jù)業(yè)務(wù)(文字，圖象)的傳送要求，不能解決全業(yè)務(wù)(語(yǔ)音，數(shù)據(jù)，視頻)數(shù)據(jù)傳送的需要。隨著網(wǎng)絡(luò)規(guī)模的擴(kuò)大，矛盾越來(lái)越突出，而基于網(wǎng)絡(luò)處理器技術(shù)的新一代路由器，從理論上提出了解決GSR所存在問(wèn)題的解決方案。 基于網(wǎng)絡(luò)路由器技術(shù)實(shí)現(xiàn)的路由器，采用交換FPGA芯片硬件實(shí)現(xiàn)的方式，對(duì)路由器內(nèi)部各種單播、多播數(shù)據(jù)包進(jìn)行路由轉(zhuǎn)發(fā)，實(shí)現(xiàn)網(wǎng)絡(luò)路由器與外部數(shù)據(jù)收發(fā)芯片的數(shù)據(jù)通信。本文主要針對(duì)路由器內(nèi)部交換FPGA芯片數(shù)據(jù)轉(zhuǎn)發(fā)流程的特點(diǎn)，分析研究了傳統(tǒng)交換FPGA所采用的交換算法，針對(duì)簡(jiǎn)單FIFO算法所產(chǎn)生的線頭阻塞現(xiàn)象，結(jié)合虛擬輸出隊(duì)列(VOQ)機(jī)制及隊(duì)列仲裁算法(RRM)的特點(diǎn)，并根據(jù)實(shí)際設(shè)計(jì)中各外圍接口芯片，給出了一種消除數(shù)據(jù)轉(zhuǎn)發(fā)過(guò)程中出現(xiàn)的線頭阻塞的iSLIP改進(jìn)算法。針對(duì)實(shí)際網(wǎng)絡(luò)單播、多播數(shù)據(jù)包在數(shù)據(jù)轉(zhuǎn)發(fā)處理過(guò)程的不同，給出了實(shí)際的解決方案。并對(duì)FPGA外部SSRAM包緩存帶寬的利用，數(shù)據(jù)轉(zhuǎn)發(fā)的包亂序現(xiàn)象及FPGA內(nèi)部環(huán)回?cái)?shù)據(jù)包的處理流程作了分析并提出了解決方案，有效的提高了路由器數(shù)據(jù)交換性能。 根據(jù)設(shè)計(jì)方案所采用的算法的實(shí)現(xiàn)方式，結(jié)合FPGA內(nèi)部部分關(guān)鍵模塊的功能特點(diǎn)及性能要求，給出了交換FPGA內(nèi)部可用BlockRam資源合理的分配方案及部分模塊的設(shè)計(jì)實(shí)現(xiàn)，滿足了實(shí)際的設(shè)計(jì)要求。所有處理模塊均在xilinx公司的FPGA芯片中實(shí)現(xiàn)。
標(biāo)簽： 網(wǎng)絡(luò) 報(bào)文交換 算法 路由器
上傳時(shí)間： 2013-04-24
上傳用戶：牛布牛
本文進(jìn)行了基于FPGA的GPS直序偽碼擴(kuò)頻接收機(jī)的設(shè)計(jì)和數(shù)字化硬件實(shí)現(xiàn)。論文首先對(duì)GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進(jìn)行了分析，并對(duì)與數(shù)字化接收機(jī)直接相關(guān)聯(lián)的GPS信號(hào)中頻部分結(jié)合實(shí)際系統(tǒng)要求進(jìn)行了設(shè)計(jì)和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機(jī)研制的具體要求，之后完成了接收機(jī)中頻數(shù)字化方案設(shè)計(jì)。同時(shí)對(duì)偽碼捕獲跟蹤后端的載波捕獲跟蹤的實(shí)現(xiàn)方案進(jìn)行了描述和分析。最后利用EDA工具在FPGA芯片上實(shí)現(xiàn)了GPS數(shù)字化接收機(jī)的偽碼捕獲跟蹤。 受工作環(huán)境的制約，GPS衛(wèi)星接收機(jī)系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機(jī)必須滿足在低信噪比條件下工作。同時(shí)接收機(jī)與衛(wèi)星間高動(dòng)態(tài)產(chǎn)生的多普勒頻率，給接收機(jī)實(shí)現(xiàn)快速捕獲帶來(lái)了難度。通過(guò)仿真分析，綜合了實(shí)現(xiàn)難度和性能兩方面因素，針對(duì)小信噪比工作條件提出了改進(jìn)型的序貫偽碼捕獲實(shí)施方案。同時(shí)按照捕獲概率和時(shí)間的要求，對(duì)接收機(jī)偏壓、上、下門限、NCO增益等進(jìn)行了設(shè)計(jì)和仿真分析，確定了捕獲的數(shù)字化實(shí)現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對(duì)誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時(shí)采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實(shí)現(xiàn)設(shè)計(jì)中，給出了詳細(xì)的數(shù)字化實(shí)現(xiàn)方案和分析，這樣在保證工作精度的同時(shí)盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設(shè)計(jì)語(yǔ)言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機(jī)偽碼捕獲跟蹤的實(shí)現(xiàn)，并在其開發(fā)平臺(tái)上對(duì)數(shù)字化接收機(jī)進(jìn)行了仿真驗(yàn)證，在給定的工作條件下達(dá)到了設(shè)計(jì)性能和指標(biāo)要求。
標(biāo)簽： FPGA GPS 中頻 數(shù)字接收機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：15510133306
針對(duì)單件車間調(diào)度問(wèn)題，設(shè)計(jì)一種基于整數(shù)編碼的單親遺傳算法。該算法既具有單親遺傳算法運(yùn)算量小、不存在“早熟收斂”現(xiàn)象等優(yōu)點(diǎn)，在編碼中又體現(xiàn)了單件車間調(diào)度的“保序性”等工藝約束條件，增強(qiáng)了調(diào)度算法的整體性
標(biāo)簽： 車間調(diào)度 單親遺傳算法
上傳時(shí)間： 2013-04-24
上傳用戶：笨小孩
由張亞勤著，李開復(fù)序等幾位早期亞洲微軟研究院工作人員，，牛人出的書。
標(biāo)簽： 軟件開發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶：jjq719719
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
