基于集成電路規(guī)模與設(shè)計工藝不斷發(fā)展的現(xiàn)狀，SI問題日益突出和嚴(yán)重。系統(tǒng)介紹了SOC設(shè)計SI的概念、分類及產(chǎn)生基理，根據(jù)電路工程設(shè)計經(jīng)驗，重點闡述了在SOC設(shè)計SI的設(shè)計、優(yōu)化、分析方法，介紹了利用EDA設(shè)計工具在芯片設(shè)計過程中對SI進(jìn)行阻止、優(yōu)化、分析的流程及方法，并對各種設(shè)計優(yōu)化方法進(jìn)行了利弊的對比分析，對芯片設(shè)計提供了很好的指導(dǎo)，結(jié)合EDA工具及合理的設(shè)計流程方法能夠有效的保證芯片設(shè)計的良率和性能。
標(biāo)簽：
SOC
分
方法研究
上傳時間：
2013-11-01
上傳用戶：copu
