設計了一種用于高速ADC中的全差分套筒式運算放大器.從ADC的應用指標出發,確定了設計目標,利用開關電容共模反饋、增益增強等技術實現了一個可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結果表明,該運放可以達到105.8 dB的增益,單位增益帶寬達到983.6 MHz,而功耗僅為26.2 mW.運放在4 ns的時間內可以達到0.01%的建立精度,滿足系統設計要求.
標簽：
增益
增強型
運算放大器
上傳時間：
2013-10-16
上傳用戶：563686540
