將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
實驗2：建立嚮導和同步實驗 Spartan-3E目標板的初學者組件 by Picoblaze
標簽： Picoblaze Spartan by
上傳時間： 2016-02-07
上傳用戶：問題問題
實驗三：全局時間約束實驗 Spartan-3E目標板的初學者組件 by Picoblaze
標簽： Picoblaze Spartan by 全局
上傳時間： 2014-11-23
上傳用戶：zxc23456789
《實戰C++ — 八個別具特色的實作經驗》與目前市面㆖ 眾多C++ 書籍的最大不同，在於 本書既非基礎觀念之教㈻ 書籍，亦非開發工具之使用手冊，而是以「㆒ 章㆒ 專案」的方式， 從實際應用面引領讀者領略C++。 本書是《The Art of C++》的㆗ 文譯本。原作者Herbert Schildt 是㆒ 位㈻ ㈲ 專精、著作等身的 IT 技術作家，其作品普遍獲得良好評價。
標簽： 12694
上傳時間： 2016-02-08
上傳用戶：894898248
一階Markov 實做 將文件讀進來並計算出 entroy
標簽： Markov entroy
上傳時間： 2013-11-29
上傳用戶：yuzsu
這是一個修改Oreilly Java 網路程式設計範例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環境： 需有JRE的環境 path需有指到JAVA_HOME下bin/ 如環境設定OK，在windows直接點選執行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標簽： JAVA_HOME Oreilly Java path
上傳時間： 2014-01-15
上傳用戶：1966640071
蟲蟲下載站版權所有 京ICP備2021023401號-1
