UWB 超廣大域追中信息，使用MATLAB 信息的。
標簽： UWB
上傳時間： 2016-09-22
上傳用戶：lizhizheng88
實現一套網路TCP/IP的嵌入式系統測試程式...希望可以在多平臺下運行
標簽： TCP IP 嵌入式 系統
上傳時間： 2016-09-23
上傳用戶：xsnjzljj
TSP問題是組合優(yōu)化中的經典問題。其解決方法有局部優(yōu)化方法和一些啟發(fā)式算法,局部搜索方法充分考慮問題 的鄰域結構,遺傳算法有很好的全局搜索能力,memetic算法把遺傳算法和局部優(yōu)化算法相結合,試驗結果證明,能很好地解 決TSP問題。
標簽： memetic 局部 算法 TSP
上傳時間： 2016-10-01
上傳用戶：牛布牛
本書完整的說明與充分的網路支援，可以使讀者能充分地掌握MATLAB的脈動，擁有解決工程問題的最佳利器,1-10章
標簽： 分
上傳時間： 2014-01-19
上傳用戶：lvzhr
本書完整的說明與充分的網路支援，可以使讀者能充分地掌握MATLAB的脈動，擁有解決工程問題的最佳利器,11-20章
上傳時間： 2014-11-27
上傳用戶：chenbhdt
本書完整的說明與充分的網路支援，可以使讀者能充分地掌握MATLAB的脈動，擁有解決工程問題的最佳利器,21-29章
上傳時間： 2014-01-21
上傳用戶：fxf126@126.com
該系統實現居域網網絡考試和,系統平分輕松實現
標簽： 域網 分 網絡考試
上傳時間： 2013-12-28
上傳用戶：zsjinju
FPGA VERILOG 用DCFIFO實現 跨時鐘域的數據傳輸，已驗證，直接可用
標簽： VERILOG DCFIFO FPGA 時鐘域
上傳時間： 2014-01-07
上傳用戶：jichenxi0730
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 實現高速到低速時鐘域的數據傳輸 ，值得學習。
標簽： alteral VERILOG DCFIFO FPGA
上傳時間： 2013-12-26
上傳用戶：lepoke
把I、Q 兩路信號分別作FFT ,找出頻域內信號的幅度,即可算得兩路分量的幅度一 ％致性 把I、Q兩路信號合成一個復數信號,作FFT ,對得到的頻譜求鏡像抑制比。
標簽： FFT 信號 分 幅度
上傳時間： 2013-12-11
上傳用戶：13188549192
蟲蟲下載站版權所有 京ICP備2021023401號-1
