8051處理器自誕生起近30年來，一直都是嵌入式應用的主流處理器，不同規模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產品。該處理器極具靈活性，可讓開發者自行定義部分指令，量身訂制所需的功能模塊和外設接口，而且有標準版和經濟版等多種版本可供選擇，可讓設計人員各取所需，實現更高性價比的結構。如此多的優越性使得8051處理器牢固地占據著龐大的應用市場，因此研究和發展8051及與其兼容的接口具有極大的應用前景。在眾多8051的外設接口中，I2C總線接口扮演著重要的角色。通用的12C接口器件，如帶12C總線的RAM，ROM，AD／DA，LCD驅動器等，越來越多地應用于計算機及自動控制系統中。因此，本論文的根本目的就是針對如何在8051內核上擴展I2C外設接口進行較深入的研究。 本課題項目采用可編程技術來開發805l核以及12C接口。由于8051內核指令集相容，我們能借助在現有架構方面的經驗，發揮現有的大量代碼和工具的優勢，較快地完成設計。在8051核模塊里，我們主要實現中央處理器、程序存儲器、數據存儲器、定時／計數器、并行接口、串行接口和中斷系統等七大單元及數據總線、地址總線和控制總線等三大總線，這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊，采用自下而上的方法，逐次實現一位的收發、一個字節的收發、一個命令的收發，直至實現I2C的整個通信協議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現的8051核成功并高效地控制擴展的12C接口與從設備TMPl01通信。 用EP2C35F672C6芯片開發的12C接口，數據的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經在工作中投入使用，主要用于POS設備的用戶數據加密及對設備溫度的實時控制。雖然該設備尚未大批量投產，但它已成功通過PCI(PaymentCardIndustry)協會認證。
上傳時間： 2013-06-18
上傳用戶：731140412
AD系列芯片 1.模數轉換器 AD1380JD 16位 20us高性能模數轉換器(民用級) AD1380KD 16位 20us高性能模數轉換器(民用級) AD1671JQ 12位 1.25MHz采樣速率 帶寬2MHz模數轉換器(民用級) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數轉換器(工業級) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數轉換器(民用級) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數轉換器(工業級)
標簽： AD芯片
上傳時間： 2013-05-19
上傳用戶：ljmwh2000
本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/
上傳時間： 2013-05-20
上傳用戶：redmoons
隨著信號處理技術的進步和電子技術的發展，雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發展，現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現，為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點，在前人研究基礎上，從算法和硬件實現兩方面，對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新，主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術，大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法，并將該算法在FPGA中進行了硬件實現，設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案，并將其在FPGA芯片中進行了硬件實現，設計能夠在一個時鐘周期內完成32點并行FFT運算，滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案，通過改變FIFO長度改變自相關運算點數，實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上，提出采用三路并行檢測，每路采用不同的相關點數和檢測門限，再綜合考慮三路檢測結果，得到最終檢測結果。給出了算法FPGA實現過程，并對設計進行了聯合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機，并在微波暗室中進行了測試。
上傳時間： 2013-06-13
上傳用戶：Divine
ATMEL的AVR單片機的集成環境匯編級開發調試軟件，完全免費。ATMEL AVR Studio集成開發環境(IDE) ,包括了AVR Assembler編譯器、AVR Studio調試功能、AVR Prog串行、并行下載功能和JTAG ICE仿真等功能。它集匯編語言編譯、軟件仿真、芯片程序下載、芯片硬件仿真等一系列基礎功能，與任一款高級語言編譯器配合使用即可完高級語言的產品開發調試。
上傳時間： 2013-07-28
上傳用戶：從此走出陰霾
我公司開發小家電常用的芯片列表，用在腳浴盆控制板，LED控制板，咖啡機，果汁機，電話機，對講機，安防設備，工礦燈等
上傳時間： 2013-07-03
上傳用戶：hjshhyy
隨著計算機技術和通信技術的迅速發展，數字視頻在信息社會中發揮著越來越重要的作用，視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時，FPGA單片規模的不斷擴大，在FPGA芯片內部實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合，設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統，系統利用時分復用和無損壓縮技術，采用串行數字視頻傳輸的方式，可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換，在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼，利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數字鎖相環來實現發射與接收的幀同步，在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作，實驗證明，系統工作穩定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現，利用FPGA的并行處理優勢，大大提高了系統的處理速度，使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間： 2013-04-24
上傳用戶：gzming
隨著系統芯片(SoC)設計復雜度不斷增加，使得縮短面市時間的壓力越來越大。雖然IP核復用大大減少了SoC的設計時間，但是SoC的驗證仍然非常復雜耗時。SoC和ASIC的最大不同之處在于它的規模和復雜的系統性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統，驅動程序以及應用程序等。面對SoC數目眾多的硬件模塊，復雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗證往往難以達到令人滿意的要求，耗費了大最的時間，將給系統芯片的上市帶來嚴重的影響。為了減少此類情況的發生，在流樣片之前，進行基于FPGA的系統原型驗證，即在FPGA上快速地實現SoC設計中的硬件模塊，讓軟件模塊在真正的硬件環境中高速運行，從而實現SoC設計的軟硬件協同驗證。這種方法已經成為SoC設計流程前期階段常用的驗證方法。 在簡要分析幾種業內常用的驗證技術的基礎上，本文重點闡述了基于FPGA的SoC驗證流程與技術。結合Mojox數碼相機系統芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設計，介紹了Mojox FPGA原型驗證平臺的硬件設計過程和Mojox SoC的FPGA原型實現，并采用基于模塊的FPGA設計實現方法，加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應用軟件等原型軟件的設計實現以及原型驗證平臺的軟硬協同驗證的過程。通過軟硬協同驗證，本文實現了PC機對整個驗證平臺的摔制，達到了良好的驗證效果，且滿足了預期的設計要求。
上傳時間： 2013-07-02
上傳用戶：dsgkjgkjg
由于旋轉變壓器的高精度高可靠性等特點，廣泛的應用于如航空、航天、船舶、兵器、雷達、通訊等領域。旋轉變壓器輸出模擬量交流信號，經過數字處理轉換為數字角度信號才能進入計算機或其他控制系統，而這種數字處理比較復雜，采用專用的旋轉變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領域的應用。傳統的角測量系統面臨的問題有：體積、重量、功耗偏大，調試、誤差補償試驗復雜，費用較高。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現旋轉變壓器的硬件解碼算法，設計基于FPGA的旋轉變壓器解碼系統。 在本文所設計的系統中，通過FPGA芯片產生旋轉變壓器的激勵信號，再控制A/D轉換器對旋轉變壓器的模擬信號的數據進行采樣和轉換，并對轉換完的數據進行濾波處理，使用基于CORDIC算法流水線結構設計的反正切函數模塊解算出偏轉角θ，最后通過串行口將解算的偏差角數據輸出。本文還分析了該系統誤差產生的原因和提高系統精度的方法。 實驗結果表明，本文所設計的旋轉變壓器解碼器的硬件組成和軟件實現基本能夠較精確的完成上述的信號轉換和數據運算。
上傳時間： 2013-05-23
上傳用戶：gdgzhym
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-07-28
上傳用戶：lingzhichao
