這是臺(tái)灣鳥哥linux私房菜的電子書檔,內(nèi)容是一些linux的基礎(chǔ)教學(xué)與架設(shè)伺服器的設(shè)定,希望大家會(huì)喜歡
標(biāo)簽: linux
上傳時(shí)間: 2014-01-18
上傳用戶:qq21508895
本程序演示for-for的二重循環(huán)結(jié)構(gòu)。外層for語(yǔ)句的循環(huán)變量是i,控制總共顯示多少行 內(nèi)層for語(yǔ)句 的循環(huán)變量是j,控制每行顯示多少字符。
標(biāo)簽: for-for for 程序 循環(huán)結(jié)構(gòu)
上傳時(shí)間: 2013-12-23
上傳用戶:gundan
本教程舉例說(shuō)明了如何使用 ADO 編程模型對(duì)數(shù)據(jù)源進(jìn)行查詢及更新。教程首先講述了完成此項(xiàng)任務(wù)的必要步驟,然后分別通過(guò) Microsoft® Visual Basic、以 VC++ Extensions 為特征的 Microsoft® Visual C++、Microsoft® Visual Basic® 、Scripting Edition 和以 ADO for Windows Foundation Classes (ADO/WFC) 為特征的 Microsoft® Visual J++® 進(jìn)行更為具體的說(shuō)明。
上傳時(shí)間: 2015-10-13
上傳用戶:330402686
J2EE高校學(xué)籍管理信息系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn) 本文中的學(xué)籍信息管理系統(tǒng)將 Mvc 以ModelViewControl) 模式和J2EE相結(jié)合,使界面與業(yè)務(wù)邏輯徹底分離,在系統(tǒng)架構(gòu)中各司其職、互不干涉,具有較強(qiáng)的伸縮性、 通用性和可操作性。 文中用統(tǒng)一建模語(yǔ)言UML對(duì)系統(tǒng)進(jìn)行詳細(xì)分析,并給出了系統(tǒng)的具體設(shè)計(jì), 包括系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、數(shù)據(jù)庫(kù) 設(shè)計(jì)、信息安全訪問(wèn)設(shè)計(jì)等。 此外,本文還著重描述了系統(tǒng)實(shí)現(xiàn)過(guò)程中的一些關(guān)鍵技術(shù), 包括在系統(tǒng)數(shù)據(jù)訪問(wèn),實(shí) 現(xiàn)的 相關(guān)技術(shù)( 如 數(shù)據(jù)庫(kù)連接池技術(shù)) 以 及加密技術(shù)等。 系統(tǒng)采用基于J ZE E 多層結(jié)構(gòu),各項(xiàng)應(yīng)用均在We b上展開,通過(guò)We b方式完成用 戶與系統(tǒng)的交互。瀏覽器層為用戶提供可視化圖形界面 We b服務(wù)層響應(yīng)客戶請(qǐng)求,為 客戶提供所請(qǐng)求的數(shù)據(jù) 應(yīng)用服務(wù)層進(jìn)行應(yīng)用邏輯計(jì)算,完成瀏覽器請(qǐng)求的相應(yīng)的商業(yè) 計(jì)算和業(yè)務(wù)數(shù)據(jù)操作 數(shù)據(jù)庫(kù)層存儲(chǔ)、管理數(shù)據(jù)信息。采用多層結(jié)構(gòu)的方式使得系統(tǒng)具 有很強(qiáng)的伸縮性、通用性、兼容性和可操作性,每一層能夠?qū)W⒂谔囟ǖ慕巧凸δ堋? 系統(tǒng)的實(shí)現(xiàn)中采用J a va 的加密技術(shù)完成用戶信息的加密、 認(rèn)證功能 采用數(shù)據(jù)庫(kù)連接池 技術(shù)提高系統(tǒng)的數(shù)據(jù)庫(kù)訪問(wèn)效率等。
標(biāo)簽: J2EE ModelViewControl Mvc 管理信息系統(tǒng)
上傳時(shí)間: 2016-06-01
上傳用戶:離殤
1.對(duì)染噪doppler信號(hào)進(jìn)行小波包3層分解:分解層次j=1,2時(shí),都是信號(hào)的概貌;當(dāng)j=3時(shí),反映概貌的已幾乎不含噪聲分量,而其它噪聲分量的幅值已很小。 2.對(duì)加噪Blocks信號(hào)進(jìn)行不同閾值及不同閾值的使用方式降噪。
上傳時(shí)間: 2016-08-08
上傳用戶:thesk123
本程序使用數(shù)值分析的方法找出任意函數(shù)指定區(qū)間內(nèi)的所有實(shí)根。算法是通過(guò)一系列Chebyshev多項(xiàng)式畢竟目標(biāo)函數(shù),然后使用一種高效的數(shù)值分析方法(J.P. Boyd [see Appl. Num. Math. 56 pp.1077-1091 (2006)])求解出逼近函數(shù)的根。
上傳時(shí)間: 2015-04-02
上傳用戶:chen971103
設(shè)計(jì)高速電路必須考慮高速訊 號(hào)所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng),所以訊號(hào)完整性 (signal integrity)將是考量設(shè)計(jì)電路優(yōu)劣的一項(xiàng)重要指標(biāo),電路日異複雜必須仰賴可 靠的軟體來(lái)幫忙分析這些複雜的效應(yīng),才比較可能獲得高品質(zhì)且可靠的設(shè)計(jì), 因此熟悉軟體的使用也將是重要的研究項(xiàng)目之一。另外了解高速訊號(hào)所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計(jì)的重點(diǎn)之一。目前高速示波器的功能越來(lái)越多,使用上很複雜,必須事先 進(jìn)修學(xué)習(xí),否則無(wú)法全盤了解儀器之功能,因而無(wú)法有效發(fā)揮儀器的量測(cè)功能。 其次就是高速訊號(hào)量測(cè)與介面的一些測(cè)試規(guī)範(fàn)也必須熟悉,像眼圖分析,探針 效應(yīng),抖動(dòng)(jitter)測(cè)量規(guī)範(fàn)及高速串列介面量測(cè)規(guī)範(fàn)等實(shí)務(wù)技術(shù),必須充分 了解研究學(xué)習(xí),進(jìn)而才可設(shè)計(jì)出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽: 高速電路
上傳時(shí)間: 2021-11-02
上傳用戶:jiabin
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來(lái)越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問(wèn) 題。 1) 時(shí)鐘的快速電平切換將給電路帶來(lái)的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來(lái)達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來(lái)分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來(lái)的4 倍(如圖1b 所示)。 以前也有人嘗試過(guò)用專門的延遲線或邏輯門延時(shí)來(lái)達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無(wú)法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來(lái)半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過(guò)一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說(shuō)明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說(shuō), 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來(lái)很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過(guò)鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過(guò)分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過(guò)鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過(guò)優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無(wú)法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過(guò) 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過(guò)采樣 點(diǎn)依次相差90°相位。通過(guò)存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問(wèn)題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽: 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間: 2013-12-17
上傳用戶:xg262122
最小重量機(jī)器設(shè)計(jì)問(wèn)題 設(shè)某一機(jī)器由n個(gè)部件組成,每一種部件都可以從m個(gè)不同的供應(yīng)商處購(gòu)得。設(shè)w(i,j)是從供應(yīng)商j處購(gòu)得的部件i的重量,C(i,j)是相應(yīng)的價(jià)格。 設(shè)計(jì)一個(gè)優(yōu)先列式分支限界法,給出總價(jià)格不超過(guò)c的最小重量機(jī)器設(shè)計(jì)。
標(biāo)簽: 機(jī)器 設(shè)計(jì)問(wèn)題 部件
上傳時(shí)間: 2014-01-22
上傳用戶:stewart·
GPRS_CHT技術(shù)文檔,包括主要詳細(xì)介紹GPRS的通訊協(xié)定,內(nèi)容包括GPRS 所要提供的功能、系統(tǒng)架構(gòu)、 各個(gè)網(wǎng)路元件、各元件間定義的介面、計(jì)費(fèi)系統(tǒng)與GSM 演進(jìn)為GPRS 所採(cǎi) 行的方式。其中GPRS 介面部份,抽出來(lái)獨(dú)立成為GPRS_Interface 檔案
上傳時(shí)間: 2014-01-20
上傳用戶:huannan88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1