GPS技術在導航、定位及精確打擊等方面產生了重要影響，已經廣泛地應用在各種武器平臺上。但是，在干擾環境下也顯現出許多問題。由于其到達地球表面的信號極其微弱(-160dBW)，在現在復雜的電磁環境中容易受到干擾，尤其是C/A碼信號更易受到干擾，并且隨著導航戰的發展對GPS的抗干擾已成為爭取導航資源的有效措施。因此，研究干擾環境下的GPS接收機設計具有重要意義。 本文首先簡要介紹了GPS信號的結構及構成，通過對GPS信號特征以及接收機抗干擾能力的分析，結合干擾對接收機的作用方式及效果，確定GPS最易受的干擾類型為阻塞式干擾，然后針對這種干擾類型提出了一種有效的抗干擾技術-----自適應調零天線技術。接下來，著重研究了GPS接收機在此抗干擾技術前提下的若干抗干擾方法，并對其進行了詳細的分析和討論。 研究過程中，通過對最佳化準則和空域自適應濾波的理解，首先對不同天線陣列結構進行了性能仿真和比較分析，然后在對稱圓形天線陣列的基礎上對空域自適應算法進行了仿真分析，針對其自由度有限的問題接著對空時濾波方法做了詳細討論，在7元對稱圓形陣列的基礎上仿真說明了二者各自的優缺點。考慮到實際的干擾環境和本課題研究的初期階段，因此選用了適合本課題干擾環境的空域濾波方法，并對其自適應算法進行了適當的改進，使得其抗干擾性能獲得了一定程度的改善。 最后，詳細說明了該接收機抗干擾模塊的FPGA實現原理。詳細給出了頂層及各子模塊的設計流程與RTL視圖，實驗結果驗證了該算法的有效性。
上傳時間： 2013-06-03
上傳用戶：xfbs821
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-04-24
上傳用戶：大融融rr
正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
本論文來自于863項目基于光互連自組織內存服務體系(簡稱MemoryBox)。本文主要研究Memory Box系統中基于可重配置計算架構，軟硬件攜同設計方法，在XILINX VIRTEX 2 Pro FPGA上設計實現嵌入式系統。由于嵌入式系統是Memory Box工作的平臺，所以硬件應具有良好的擴展性、靈活性，軟件應具有優良的穩定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發板。嵌入式系統軟硬件開發平臺選用的是Xilinx EDK、ISE。內核移植所用的交叉開發工具鏈為powerpc-405-linux-gnu。該交叉開發工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設計，其核心是EDK和ISE設計的SOPC工程；然后是嵌入式LINUX內核移植與調試；最后完成存儲管理軟件的設計。完全用硬件實現系統要求的各種存儲管理功能極其困難。而通過移植內核，存儲管理軟件以運行在Linux內核上的應用軟件的形式實現了其功能。存儲管理軟件要解決共享沖突，負載均衡，遠程內存與本地內存的地址一致性以及對海量內存陣列的重新編址等問題，設計出較完善的Memory Box的存儲管理模型。
上傳時間： 2013-06-11
上傳用戶：tyler
本文利用Verilog HDL語言在FPGA上實現IC總線的規范，又簡要介紹了Quartus Ⅱ設計環境和設計方法，以及FPGA的設計流程。在此基礎上，重點介紹了I
上傳時間： 2013-04-24
上傳用戶：ajaxmoon
uclinux表示micro-control linux.即“微控制器領域中的Linux系統”，是Lineo公司的主打產品，同時也是開放源碼的嵌入式Linux的典范之作。uCLinux主要是針對目標處理器沒有存儲管理單元MMU（Memory Management Unit）的嵌入式系統而設計的。它已經被成功地移植到了很多平臺上。由于沒有MMU，其多任務的實現需要一定技巧。
標簽： uClinux
上傳時間： 2013-06-13
上傳用戶：天大地大
VMWare是一個“虛擬機”軟件。它使你可以在一臺機器上同時運行二個或更多WIN2000 / WINNT / WIN9X / DOS / LINUX系統。 與“多啟動”系統相比，VMWare采用了完全不同的概念。多啟動系統在一個時刻只能運行一個系統，在系統切換時需要重新啟動機器。VMWare是真正“同時”運行，多個操作系統在主系統的平臺上，就象Word / Excel那種標準Windows應用程序那樣切換。
標簽： Vmware
上傳時間： 2013-06-13
上傳用戶：ezgame
VMWare 是一個“虛擬 PC”軟件。它使你可以在一臺機器上同時運行二個或更多Windows、DOS、LINUX 系統。與“多啟動”系統相比，VMWare采用了完全不同的概念。多啟動系統在一個時刻只能運行一個系統，在系統切換時需要重新啟動機器。VMWare 是真正“同時”運行，多個操作系統在主系統的平臺上，就象標準 Windows 應用程序那樣切換。而且每個操作系統你都可以進行虛擬的分區、配置而不影響真實硬盤的數據，你甚至可以通過網卡將幾臺虛擬機用網卡連接為一個局域網，極其方便。
標簽： VMwareWorkstation cniter com
上傳時間： 2013-04-24
上傳用戶：debuchangshi
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
雷達信號模擬技術和現代雷達技術的發展息息相關。雷達信號模擬設備可以仿真出各種符合實驗要求的目標信號來，直接注入雷達來對雷達進行試驗，極大的方便了雷達的設計與調試。 本課題主要研究利用FPGA實現線性調頻脈沖壓縮雷達目標信號的模擬。全文的內容如下： 首先詳細闡述了線性調頻(LFM)脈沖壓縮雷達脈沖壓縮原理，分析了線性調頻脈沖信號的特點，討論和比較了匹配濾波數字實現的兩種算法：時域實現和頻域實現。 其次在對常用雷達信號模擬方法探討的基礎上，提出基于FPGA的線性調頻脈沖壓縮雷達目標視頻信號模擬器的系統設計，對點目標、多目標和延展目標等情況下的目標信號進行建模，針對設定目標參數完成了目標信號的波形仿真，并完成基于頻域實現方法的線性調頻脈沖壓縮雷達數字匹配濾波算法的設計及仿真。 最后，在Quartus Ⅱ 6.0平臺上，完成模擬器中脈沖壓縮等信號處理部分基于Verilog HDL 語言的軟件設計及功能、時序仿真，并完成了相關硬件的設計。
上傳時間： 2013-07-13
上傳用戶：squershop
