AL-FGB系列復(fù)合式過電壓保護(hù)器 AL-FGB型三相復(fù)合式過電壓保護(hù)器（簡稱AL-FGB）是我公司針對(duì)現(xiàn)行各類過電壓保護(hù)器保護(hù)弱點(diǎn)而研制的新一代專利產(chǎn)品，將組容吸收器和避雷器的功能有機(jī)結(jié)合在一起，專用于35KV及以下中壓電網(wǎng)中，主要用來吸收真空斷路器、真空接觸器在開斷感性負(fù)載時(shí)產(chǎn)生的高頻操作過電壓，同時(shí)具有吸收大氣過電壓及其他形式的暫態(tài)沖擊過電壓的功能； 因此具備一系列其它類型過電壓保護(hù)器無法比擬的優(yōu)點(diǎn)?？蓮V泛地應(yīng)用于真空斷路器操作的電動(dòng)機(jī)、電抗器、變壓器等配電線路中。 該產(chǎn)品使過電壓保護(hù)器的整體功能實(shí)現(xiàn)了重大突破，是目前功能最全面、保護(hù)最完善的產(chǎn)品。符合國家產(chǎn)業(yè)政策及國家電氣產(chǎn)品無油化、小型化、節(jié)能環(huán)保等發(fā)展趨勢(shì)，具有顯著的技術(shù)經(jīng)濟(jì)效益和廣泛的社會(huì)效益，是我國電力建設(shè)尤其是城鄉(xiāng)電網(wǎng)改造急需的產(chǎn)品。 該產(chǎn)品廣泛應(yīng)用于發(fā)電廠、變（配）電站、各種水利設(shè)施、礦山、石油、化工、冶金以及其他各類工業(yè)企業(yè)等。 1、全面抑制雷電和操作過電壓的危害，功能強(qiáng)大，保護(hù)更全面 在中壓電網(wǎng)中，由于真空電器產(chǎn)品（真空斷路器、真空接觸器、真空負(fù)荷開關(guān)、真空重合器等）的滅弧能力特別強(qiáng)，在關(guān)、合感性負(fù)載（發(fā)電機(jī)、變壓器、電抗器和電動(dòng)機(jī)等）時(shí)，容易引發(fā)截流過電壓、多次重燃過電壓及三相同時(shí)開斷過電壓。這些操作過電壓具有高幅值、高陡度（振蕩頻率高達(dá)105～106HZ），對(duì)感性負(fù)載的危害性極大，被稱為“電機(jī)殺手”。 目前各類避雷器和組合式過電壓保護(hù)器，都是利用氧化鋅閥片的殘壓限制過電壓的幅值，只限幅不限頻，用來防雷能起到好的效果，但對(duì)操作過電壓只治標(biāo)不治本。 AL-FGB內(nèi)部為氧化鋅閥片和電阻電容的有機(jī)組合，兼有氧化鋅閥片型避雷器與阻容吸收器的優(yōu)點(diǎn)，從根本上克服了單純氧化鋅閥片型避雷器與阻容吸收器各自不可避免的缺點(diǎn)，不但能夠防雷，而且能有效抑制上述操作過電壓的幅值和陡度；雙效合一，至善盡美。 2、雙回路設(shè)計(jì)，功能互補(bǔ)，相互保護(hù) 操作過電壓保護(hù)阻容回路Ⅰ和避雷保護(hù)回路Ⅱ有機(jī)結(jié)合，保護(hù)功能互不干涉，還能相互保護(hù)。如圖2-1。 當(dāng)雷電波侵入時(shí)，阻容回路Ⅰ不通（但可輔助減緩波頭陡度），雷電波按實(shí)線路徑，經(jīng)避雷回路Ⅱ泄入大地；同時(shí)保護(hù)了阻容回路中電容器，避免其因承受過高雷電過電壓而擊穿。當(dāng)高頻振蕩的操作過電壓侵入時(shí)，則按虛線路徑，經(jīng)阻容回路Ⅰ流通，限幅降頻；同時(shí)減少避雷回路的動(dòng)作次數(shù)，保護(hù)閥片，延長產(chǎn)品壽命。 3、降低陡度，排除匝間擊穿危險(xiǎn)性； 感性負(fù)載的匝間電位梯度與電流陡度（di/dt）成正比，操作過電壓陡度極高，對(duì)匝間絕緣危害極大，且易使斷路器重燃。現(xiàn)場(chǎng)許多事故實(shí)例都證明，在操作過電壓作用下，電機(jī)和變壓器的損壞部位大多集中在匝間，且以進(jìn)線端的匝間為主，這說明高陡度對(duì)帶繞組的電氣設(shè)備危害極大。 AL-FGB設(shè)計(jì)的阻容回路能夠有效降低操作過電壓的振蕩頻率，緩解波頭陡度，從而降低繞組間的電位梯度，且能減少斷路器的重燃機(jī)率，成功抑制高陡度對(duì)電氣設(shè)備的危害。 目前同類的過電壓保護(hù)設(shè)備，如避雷器、各類組合式過電壓保護(hù)器等，對(duì)改變操作過電壓的振蕩頻率、降低陡度無能為力，即不能防治高陡度對(duì)感性負(fù)載匝間造成的損傷。 4、自控接入，環(huán)保節(jié)能； AL-FGB增加了自控接入裝置，在正常運(yùn)行時(shí)僅通過μA級(jí)電流，不僅節(jié)約電能，而且不向電網(wǎng)提供附加電容電流，保證系統(tǒng)穩(wěn)定工作。具體參數(shù)設(shè)計(jì)保證其在需要時(shí)能夠迅速接入電網(wǎng)，保護(hù)即時(shí)，而且接入電網(wǎng)工頻電壓性能穩(wěn)定、分散性小、不受大氣條件影響。 設(shè)置自控接入裝置對(duì)消除諧振過電壓（注：不超過AL- FGB的承受能力）也具有一定作用。當(dāng)諧振過電壓幅值高至危害電氣設(shè)備時(shí)，AL-FGB接入電網(wǎng)，電容器增大主回路電容，有利于破壞諧振條件，電阻阻尼震蕩，有利于降低諧振過電壓幅值。 5、免受諧波侵?jǐn)_，適應(yīng)的電網(wǎng)運(yùn)行環(huán)境更廣； 電網(wǎng)中常含有高次諧波分量，使電容回路的電流異常增大，電阻過熱，對(duì)過電壓保護(hù)設(shè)備的正常運(yùn)行不利。 AL-FGB能免受高次諧波侵?jǐn)_:因?yàn)樗黾恿俗钥亟尤胙b置,在正常運(yùn)行或發(fā)生單相接地異常運(yùn)行時(shí)都與電網(wǎng)隔離,所以可以在高次諧波含量較高的電網(wǎng)中工作,適應(yīng)的電網(wǎng)運(yùn)行環(huán)境更廣。 6、自控脫離，有效控制事故范圍； 諧振過電壓、間歇性弧光接地過電壓等系統(tǒng)過電壓，持續(xù)時(shí)間長、能量大，但幅度和陡度都不是很高。這類系統(tǒng)過電壓極易損壞過電壓保護(hù)設(shè)備，出現(xiàn)爆炸等現(xiàn)象。 AL-FGB增加了自控脫離裝置，能實(shí)現(xiàn)自我保護(hù)功能。當(dāng)系統(tǒng)過電壓超過AL-FGB的承受能力時(shí)，自控脫離裝置選擇自我脫離，保護(hù)本體，避免出現(xiàn)爆炸的現(xiàn)象，控制事故范圍，延長使用壽命，運(yùn)行更安全更經(jīng)濟(jì)。 7、既可保護(hù)相對(duì)地，又可保護(hù)相間； 四極式聯(lián)接（如圖2-2），具體參數(shù)設(shè)計(jì)保證：不僅能保護(hù)相對(duì)地絕緣，而且能保護(hù)相間絕緣。本身為連體結(jié)構(gòu)，體積小，性能穩(wěn)定，而價(jià)格不高。 8、吸收容量大，保護(hù)范圍更廣； 針對(duì)35KV電網(wǎng)系統(tǒng)，AL-FGB電容容量高達(dá)0.05μF，保護(hù)范圍完全覆蓋該電網(wǎng)系統(tǒng)中的各類電氣設(shè)備，且裕量充足；針對(duì)35KV以下各類電網(wǎng)系統(tǒng)，其電容容量高達(dá)0.1μF，吸收容量更大，保護(hù)范圍更廣泛。 9、選材考究，VO級(jí)阻燃材質(zhì)； 9.1 阻容回路 采用具有自愈功能的干式高壓電容器，這種電容器真正達(dá)到了防護(hù)型電容器的各項(xiàng)技術(shù)指標(biāo)，其絕緣水平完全達(dá)到了GB311.1—1997標(biāo)準(zhǔn)的要求，該產(chǎn)品能在環(huán)境溫度上限，1.15UN和1.5IN下長期運(yùn)行，在2UN下連續(xù)運(yùn)行4小時(shí)不出現(xiàn)閃絡(luò)和擊穿；極間選用國外進(jìn)口的優(yōu)質(zhì)、高性能的絕緣材料聚丙烯金屬化鍍膜為固體介質(zhì)；各個(gè)電容器單元聯(lián)接后采用阻燃環(huán)氧樹脂灌封；電性能穩(wěn)定可靠。 配置散熱性能良好的特制非線性無感電阻，可靠性大大提高，從而也大大提高了電力系統(tǒng)運(yùn)行的可靠性和安全性，使用壽命更長。 9.2 避雷回路 采用非線性伏—安特性十分優(yōu)異的氧化鋅閥片，具有良好的陡波響應(yīng)特性，殘壓低、容量大、保護(hù)大氣過電壓可靠性高。 9.3外殼 采用阻燃級(jí)別達(dá)到最高級(jí)別的VO級(jí)進(jìn)口材質(zhì)，使用更放心。 10、動(dòng)態(tài)記錄，清晰掌控設(shè)備運(yùn)行狀況； 可根據(jù)用戶要求選裝放電動(dòng)作記錄器，清晰掌控AL-FGB的工作動(dòng)作狀況。
標(biāo)簽： AL-FGB 過電壓保護(hù)器
上傳時(shí)間： 2013-10-16
上傳用戶：sz_hjbf
電工小軟件合集
上傳時(shí)間： 2013-11-23
上傳用戶：lizhizheng88
一款電阻串并連快速計(jì)算小工具
上傳時(shí)間： 2013-10-08
上傳用戶：fairy0212
寫給小白們的FPGA入門設(shè)計(jì)實(shí)驗(yàn)： 1. 寫在前面的話 2 2. Lab 1 ： LCD1602 字符顯示設(shè)計(jì) 3 2.1. 摘要 2.2. 內(nèi)容 2.3. 程序 2.4. 結(jié)果（問題，解決，體會(huì)） 3. Lab 2 ： 4 位減法、加法器設(shè)計(jì) 3.1. 摘要 3.2. 內(nèi)容 3.3. 程序 3.4. 結(jié)果（問題，解決，體會(huì)） 4. Lab 3 ：三位二進(jìn)制乘法器設(shè)計(jì) 4.1. 摘要 4.2. 內(nèi)容 4.3. 程序 4.4. 結(jié)果（問題，解決，體會(huì)） 5. Lab 4 ：序列檢測(cè)器設(shè)計(jì) 6. Lab 5 ：變模計(jì)數(shù)器設(shè)計(jì)
標(biāo)簽： FPGA 設(shè)計(jì)實(shí)驗(yàn)
上傳時(shí)間： 2013-11-07
上傳用戶：zzbbqq99n
CPLD最小系統(tǒng)設(shè)計(jì)
標(biāo)簽： CPLD 最小系統(tǒng) 原理圖
上傳時(shí)間： 2013-12-23
上傳用戶：410805624
NIOS教程1---建立一個(gè)最小系統(tǒng)
標(biāo)簽： NIOS 教程 最小系統(tǒng)
上傳時(shí)間： 2013-10-31
上傳用戶：趙云興
提出了一種基于FPGA的多級(jí)小波逆變換的高速、實(shí)時(shí)的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的要求,并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
標(biāo)簽： 多級(jí) 小波逆變換 實(shí)時(shí)系統(tǒng) 方案
上傳時(shí)間： 2013-12-20
上傳用戶：JasonC
本文提出了利用PLC控制球面軸承外滾道超精機(jī)實(shí)現(xiàn)自動(dòng)磨削功能的見解和方法，給出了控制系統(tǒng)方案及軟、硬件結(jié)構(gòu)的設(shè)計(jì)思想，對(duì)于工業(yè)實(shí)現(xiàn)相關(guān)機(jī)床的改造具有較高的應(yīng)用與參考價(jià)值。1 引言以往深溝球面內(nèi)外套精磨床是采用繼電器進(jìn)行控制的，控制部分體積龐大，響應(yīng)時(shí)間長，且可靠性不高，經(jīng)常出現(xiàn)故障，磨床磨削工件的功能單一，有的磨床只能進(jìn)粗磨，有的磨床只能進(jìn)行精磨。完成一個(gè)成品工件加工，先在粗磨磨床進(jìn)行粗磨，然后再將其送到精磨磨機(jī)進(jìn)行精磨。基于這種情況，我們采用可編程序控制器對(duì)其控制電路進(jìn)行了技術(shù)改造，將兩臺(tái)磨床的功能集中到一臺(tái)磨床上實(shí)現(xiàn)，即粗磨、精磨一次完成。這樣不僅可以減小控制部分體積、增強(qiáng)系統(tǒng)的可靠性，而且提高了系統(tǒng)的利用率，降低了成本，在實(shí)際應(yīng)用中取得了很好的效果，對(duì)于工業(yè)企業(yè)實(shí)現(xiàn)相關(guān)機(jī)床的改造具有較高的應(yīng)用與參考價(jià)值。
標(biāo)簽： PLC 超精機(jī) 中的應(yīng)用
上傳時(shí)間： 2013-12-11
上傳用戶：huyahui
數(shù)字與模擬電路設(shè)計(jì)技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導(dǎo)體組件所構(gòu)成，雖然半導(dǎo)體組件高速、高頻化時(shí)會(huì)有EMI的困擾，不過為了充分發(fā)揮半導(dǎo)體組件應(yīng)有的性能，電路板設(shè)計(jì)與封裝技術(shù)仍具有決定性的影響。 模擬與數(shù)字技術(shù)的融合由于IC與LSI半導(dǎo)體本身的高速化，同時(shí)為了使機(jī)器達(dá)到正常動(dòng)作的目的，因此技術(shù)上的跨越競(jìng)爭越來越激烈。雖然構(gòu)成系統(tǒng)的電路未必有clock設(shè)計(jì)，但是毫無疑問的是系統(tǒng)的可靠度是建立在電子組件的選用、封裝技術(shù)、電路設(shè)計(jì)與成本，以及如何防止噪訊的產(chǎn)生與噪訊外漏等綜合考慮。機(jī)器小型化、高速化、多功能化使得低頻/高頻、大功率信號(hào)/小功率信號(hào)、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數(shù)字電路，經(jīng)常出現(xiàn)在同一個(gè)高封裝密度電路板，設(shè)計(jì)者身處如此的環(huán)境必需面對(duì)前所未有的設(shè)計(jì)思維挑戰(zhàn)，例如高穩(wěn)定性電路與吵雜(noisy)性電路為鄰時(shí)，如果未將噪訊入侵高穩(wěn)定性電路的對(duì)策視為設(shè)計(jì)重點(diǎn)，事后反復(fù)的設(shè)計(jì)變更往往成為無解的夢(mèng)魘。模擬電路與高速數(shù)字電路混合設(shè)計(jì)也是如此，假設(shè)微小模擬信號(hào)增幅后再將full scale 5V的模擬信號(hào)，利用10bit A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結(jié)果造成10bit以上的A/D轉(zhuǎn)換器面臨無法順利運(yùn)作的窘境。另一典型實(shí)例是使用示波器量測(cè)某數(shù)字電路基板兩點(diǎn)相隔10cm的ground電位，理論上ground電位應(yīng)該是零，然而實(shí)際上卻可觀測(cè)到4.9mV數(shù)倍甚至數(shù)十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數(shù)字混合電路的grand所造成的話，要測(cè)得4.9 mV的信號(hào)根本是不可能的事情，也就是說為了使模擬與數(shù)字混合電路順利動(dòng)作，必需在封裝與電路設(shè)計(jì)有相對(duì)的對(duì)策，尤其是數(shù)字電路switching時(shí)，ground vance noise不會(huì)入侵analogue ground的防護(hù)對(duì)策，同時(shí)還需充分檢討各電路產(chǎn)生的電流回路(route)與電流大小，依此結(jié)果排除各種可能的干擾因素。以上介紹的實(shí)例都是設(shè)計(jì)模擬與數(shù)字混合電路時(shí)經(jīng)常遇到的瓶頸，如果是設(shè)計(jì)12bit以上A/D轉(zhuǎn)換器時(shí)，它的困難度會(huì)更加復(fù)雜。
標(biāo)簽： 數(shù)字 模擬電路 設(shè)計(jì)技巧
上傳時(shí)間： 2014-02-12
上傳用戶：wenyuoo
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
