最近的一個(gè)新的原理圖,對(duì)于新手有一定的幫助作用?。r\n希望喜歡
標(biāo)簽: FPGA 設(shè)計(jì)實(shí)例 原理圖
上傳時(shí)間: 2013-08-19
上傳用戶:xy@1314
一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標(biāo)簽: FPGA FFT
上傳時(shí)間: 2013-08-20
上傳用戶:linlin
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對(duì)大家比較有用
標(biāo)簽: verilog cpld vhdl pwm
上傳用戶:sk5201314
CSharp寫的一個(gè)翻牌游戲\r\n一個(gè)簡(jiǎn)單的小游戲
標(biāo)簽: CSharp
上傳用戶:asasasas
Proteus 是目前最好的模擬單片機(jī)外圍器件的工具,真的很不錯(cuò)??梢苑抡?1 系列、AVR,PIC 等常用的MCU 及其外\\r\\n圍電路(如LCD,RAM,ROM,鍵盤,馬達(dá),LED,AD/DA,部分SPI 器件,部分IIC 器件,...)
標(biāo)簽: Proteus 模擬 單片機(jī) 外圍器件
上傳用戶:吾學(xué)吾舞
FPGA視頻控制器設(shè)計(jì),FED驅(qū)動(dòng)控制系統(tǒng)的研制與FPGA設(shè)計(jì)\r\n
標(biāo)簽: FPGA FED 視頻 制器設(shè)計(jì)
上傳用戶:阿四AIR
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計(jì)中優(yōu)點(diǎn),\\r\\n然后結(jié)合FSK 信號(hào)的產(chǎn)生原理,給出了如何利用DSP Builder 模塊庫建立FSK 信號(hào)發(fā)生器模\\r\\n型,以及對(duì)FSK 信號(hào)發(fā)生器模型進(jìn)行算法級(jí)仿真和生成VHDL 語言的方法,并在modelsim\\r\\n中對(duì)FSK 信號(hào)發(fā)生器進(jìn)行RTL 級(jí)仿真,最后介紹了在FPGA 芯片中實(shí)現(xiàn)FSK 信號(hào)發(fā)生器的設(shè)\\r\\n計(jì)方法。
標(biāo)簽: Simulink Builder MATLAB FPGA
上傳用戶:herog3
基于QUARTUSII軟件 實(shí)現(xiàn)FPGA(ATERA CYCLONE II系列)與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽: QUARTUSII CYCLONE ATERA FPGA
上傳用戶:it男一枚
FPGA設(shè)計(jì)全流程:Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項(xiàng)目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真
標(biāo)簽: FPGA 流程
上傳用戶:cuibaigao
有限狀態(tài)機(jī)的設(shè)計(jì)\\r\\n包括仿真文件以及sof文件
標(biāo)簽: sof 有限狀態(tài)機(jī) 仿真
上傳用戶:18752787361
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1