單片機基礎(chǔ)知識單片機的外部結(jié)構(gòu)：1、 DIP40雙列直插；2、 P0，P1，P2，P3四個8位準(zhǔn)雙向I/O引腳；（作為I/O輸入時，要先輸出高電平）3、 電源VCC（PIN40）和地線GND（PIN20）；4、 高電平復(fù)位RESET（PIN9）；（10uF電容接VCC與RESET，即可實現(xiàn)上電復(fù)位）5、 內(nèi)置振蕩電路，外部只要接晶體至X1（PIN18）和X0（PIN19）；（頻率為主頻的12倍）6、 程序配置EA（PIN31）接高電平VCC；（運行單片機內(nèi)部ROM中的程序）7、 P3支持第二功能：RXD、TXD、INT0、INT1、T0、T1 單片機內(nèi)部I/O部件：(所為學(xué)習(xí)單片機，實際上就是編程控制以下I/O部件，完成指定任務(wù))1、 四個8位通用I/O端口，對應(yīng)引腳P0、P1、P2和P3；2、 兩個16位定時計數(shù)器；（TMOD，TCON，TL0，TH0，TL1，TH1）3、 一個串行通信接口；（SCON，SBUF）4、 一個中斷控制器；（IE，IP）針對AT89C52單片機，頭文件AT89x52.h給出了SFR特殊功能寄存器所有端口的定義。教科書的160頁給出了針對MCS51系列單片機的C語言擴(kuò)展變量類型。 C語言編程基礎(chǔ)：1、 十六進(jìn)制表示字節(jié)0x5a：二進(jìn)制為01011010B；0x6E為01101110。2、 如果將一個16位二進(jìn)數(shù)賦給一個8位的字節(jié)變量，則自動截斷為低8位，而丟掉高8位。3、 ++var表示對變量var先增一；var—表示對變量后減一。4、 x |= 0x0f;表示為 x = x | 0x0f;5、 TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。6、 While( 1 ); 表示無限執(zhí)行該語句，即死循環(huán)。語句后的分號表示空循環(huán)體，也就是{;}第一章 單片機最小應(yīng)用系統(tǒng)：單片機最小系統(tǒng)的硬件原理接線圖：1、 接電源：VCC（PIN40）、GND（PIN20）。加接退耦電容0.1uF2、 接晶體：X1（PIN18）、X2（PIN19）。注意標(biāo)出晶體頻率（選用12MHz），還有輔助電容30pF3、 接復(fù)位：RES（PIN9）。接上電復(fù)位電路，以及手動復(fù)位電路，分析復(fù)位工作原理4、 接配置：EA（PIN31）。說明原因。第二章 基本I/O口的應(yīng)用第三章 顯示驅(qū)動第七章 串行接口應(yīng)用
標(biāo)簽： 單片機
上傳時間： 2013-10-30
上傳用戶：athjac
影響單片機系統(tǒng)運行穩(wěn)定性的因素可大體分為外因和內(nèi)因兩部分1. 外因 射頻干擾它是以空間電磁場的形式傳遞在機器內(nèi)部的導(dǎo)體引線或零件引腳感生出相應(yīng)的干擾可通過電磁屏蔽和合理的布線/器件布局衰減該類干擾 電源線或電源內(nèi)部產(chǎn)生的干擾它是通過電源線或電源內(nèi)的部件耦合或直接傳導(dǎo)可通過電源濾波隔離等措施來衰減該類干擾2. 內(nèi)因 振蕩源的穩(wěn)定性主要由起振時間頻率穩(wěn)定度和占空比穩(wěn)定度決定起振時間可由電路參數(shù)整定穩(wěn)定度受振蕩器類型溫度和電壓等參數(shù)影響 復(fù)位電路的可靠性
上傳時間： 2013-10-24
上傳用戶：AbuGe
一概述影響單片機系統(tǒng)運行穩(wěn)定性的因素可大體分為外因和內(nèi)因兩部分1. 外因 射頻干擾它是以空間電磁場的形式傳遞在機器內(nèi)部的導(dǎo)體引線或零件引腳感生出相應(yīng)的干擾可通過電磁屏蔽和合理的布線/器件布局衰減該類干擾 電源線或電源內(nèi)部產(chǎn)生的干擾它是通過電源線或電源內(nèi)的部件耦合或直接傳導(dǎo)可通過電源濾波隔離等措施來衰減該類干擾2. 內(nèi)因 振蕩源的穩(wěn)定性主要由起振時間頻率穩(wěn)定度和占空比穩(wěn)定度決定起振時間可由電路參數(shù)整定穩(wěn)定度受振蕩器類型溫度和電壓等參數(shù)影響 復(fù)位電路的可靠性二 復(fù)位電路的可靠性設(shè)計1. 基本復(fù)位電路復(fù)位電路的基本功能是系統(tǒng)上電時提供復(fù)位信號直至系統(tǒng)電源穩(wěn)定后撤銷復(fù)位信號為可靠起見電源穩(wěn)定后還要經(jīng)一定的延時才撤銷復(fù)位信號以防電源開關(guān)或電源插頭分-合過程中引起的抖動而影響復(fù)位圖1 所示的RC 復(fù)位電路可以實現(xiàn)上述基本功能圖3 為其輸入-輸出特性但解決不了電源毛刺A 點和電源緩慢下降電池電壓不足等問題而且調(diào)整RC 常數(shù)改變延時會令驅(qū)動能力變差左邊的電路為高電平復(fù)位有效 右邊為低電平Sm 為手動復(fù)位開關(guān) Ch 可避免高頻諧波對電的干擾
上傳時間： 2014-01-18
上傳用戶：shanxiliuxu
基于單片機的汽車多功能報警系統(tǒng)設(shè)計The Design of Automobile Multi-function AlarmingBased on Single Chip Computer劉法治趙明富寧睡達(dá)(河 南 科 技 學(xué) 院 ，新 鄉(xiāng) 453 00 3)摘要介紹了一種基于單片機控制的汽車多功能報警系統(tǒng)，它能對汽車的潤滑系統(tǒng)油壓、制動系統(tǒng)氣壓、冷卻系統(tǒng)溫度、輪胎欠壓及防盜進(jìn)行自動檢測，并在發(fā)現(xiàn)異常情況時，發(fā)出聲光報警。闡述了該報警系統(tǒng)的硬件組成及軟件設(shè)計方法。關(guān)鍵詞單片機傳感器數(shù)模轉(zhuǎn)換報警Abstract Am ulti-fimctiona utomobilea larnungs ystemb asedo ns inglec hipc omputerco ntorlis in torducedin th isp aper.Th eo ilpr essuero flu bricatesystem, air pressure of braking system, temperature of cooling system, under pressure of tyre and guard against theft， detected automaticaly場thesystem. Audio and visual alarms wil be provided under abnormal conditions廠The hardware composition and software design of the system， described.Keywords Singlec hipc omputer Sensor Digital-t-oanaloguec onversion Alarmin 汽車多功能報苦器硬件系統(tǒng)設(shè)計根據(jù) 系 統(tǒng) 實際需要和產(chǎn)品性價比，選用ATMEL公司新生產(chǎn)的采用CMOs工藝的低功耗、高性能8位單片機AT89S52作為系統(tǒng)的控制器。AT89S52的片內(nèi)有8k Bytes LSP Flash閃爍存儲器，可進(jìn)行100(〕次寫、擦除操作;256Bytes內(nèi)部數(shù)據(jù)存儲器(RAM);3 2 根可編程輸N輸出線;2個可編程全雙工串行通道;看門狗(WTD)電路等。系統(tǒng)由傳感器、單片機、模數(shù)轉(zhuǎn)換器、無線信號發(fā)射電路、指示燈驅(qū)動電路、聲光報警驅(qū)動電KD一9563，發(fā)出三聲二閃光。并觸發(fā)一個高電平，驅(qū)動無線信號發(fā)射電路。
上傳時間： 2013-11-09
上傳用戶：gxmm
C語言編程基礎(chǔ)：1. 十六進(jìn)制表示字節(jié)0x5a：二進(jìn)制為01011010B；0x6E為01101110。 2. 如果將一個16位二進(jìn)數(shù)賦給一個8位的字節(jié)變量，則自動截斷為低8位，而丟掉高8位。 3. ++var表示對變量var先增一；var—表示對變量后減一。 4. x |= 0x0f;表示為 x = x | 0x0f; 5. TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。 6. While( 1 ); 表示無限執(zhí)行該語句，即死循環(huán)。語句后的分號表示空循環(huán)體，也就是{;} 在某引腳輸出高電平的編程方法：（比如P1.3（PIN4）引腳）1. #include <AT89x52.h> //該頭文檔中有單片機內(nèi)部資源的符號化定義，其中包含P1.3 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機運行的復(fù)位入口 3. { 4. P1_3 = 1; //給P1_3賦值1，引腳P1.3就能輸出高電平VCC 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 注意：P0的每個引腳要輸出高電平時，必須外接上拉電阻（如4K7）至VCC電源。在某引腳輸出低電平的編程方法：（比如P2.7引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機內(nèi)部資源的符號化定義，其中包含P2.7 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機運行的復(fù)位入口 3. { 4. P2_7 = 0; //給P2_7賦值0，引腳P2.7就能輸出低電平GND 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 在某引腳輸出方波編程方法：（比如P3.1引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機內(nèi)部資源的符號化定義，其中包含P3.1 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機運行的復(fù)位入口 3. { 4. While( 1 ) //非零表示真，如果為真則執(zhí)行下面循環(huán)體的語句 5. { 6. P3_1 = 1; //給P3_1賦值1，引腳P3.1就能輸出高電平VCC 7. P3_1 = 0; //給P3_1賦值0，引腳P3.1就能輸出低電平GND 8. } //由于一直為真，所以不斷輸出高、低、高、低……，從而形成方波 9. } 將某引腳的輸入電平取反后，從另一個引腳輸出：（ 比如 P0.4 = NOT( P1.1) ）
上傳時間： 2013-11-02
上傳用戶：zengduo
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進(jìn)行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進(jìn)行編程，設(shè)計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。
上傳時間： 2013-10-14
上傳用戶：1214209695
伺服舵機作為基本的輸出執(zhí)行機構(gòu)廣泛應(yīng)用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產(chǎn)生舵機的控制信號舊。應(yīng) 用模擬電路產(chǎn)生PWM信號，應(yīng)用的元器件較多， 會增加電路的復(fù)雜程度；若用單片機產(chǎn)生PWM信 號，當(dāng)信號路數(shù)較少時單片機能滿足要求，但當(dāng) PWM信號多于4路時，由于單片機指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導(dǎo)致舵機發(fā)生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機的實現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產(chǎn)權(quán)）核，提出了一種切實可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機的FPGA實現(xiàn)方法。重點論述了適合于FPGA實現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計具有設(shè)計簡單、快速、高效和實時性好等特點。
標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機
上傳時間： 2013-10-13
上傳用戶：Aeray
目前，大型設(shè)計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設(shè)計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設(shè)計的要求，一般在FPGA設(shè)計中采用全局時鐘資源驅(qū)動設(shè)計的主時鐘，以達(dá)到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設(shè)計了專用時鐘緩沖與驅(qū)動結(jié)構(gòu)，從而使全局時鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應(yīng)復(fù)雜設(shè)計的需要，Xilinx的FPGA中集成的專用時鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數(shù)字時鐘管理模塊(DCM)。與全局時鐘資源相關(guān)的原語常用的與全局時鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
傳統(tǒng)空時自適應(yīng)處理（STAP）算法不能抑制和導(dǎo)航信號同一方向的窄帶干擾并且輸出信干噪比不理想。針對此問題，本文提出了一種結(jié)合加權(quán)波束的改進(jìn)STAP抗干擾算法。這種新的算法能有效地抑制窄帶和寬帶干擾，并提升了輸出信干噪比（SINR）。
標(biāo)簽： STAP 加權(quán) 波束形成 抗干擾
上傳時間： 2013-11-05
上傳用戶：yph853211
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
