用Verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤(pán)脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語(yǔ)言
上傳時(shí)間： 2013-08-16
上傳用戶：梧桐
無(wú)線通信的FPGA實(shí)現(xiàn)及Matlab程序
標(biāo)簽： Matlab FPGA 無(wú)線通信 程序
上傳時(shí)間： 2013-08-17
上傳用戶：lifangyuan12
這是LABVIEW的仿真程序,對(duì)于學(xué)習(xí)LABVIEW是個(gè)約好的途徑.有壓路機(jī)廳村廳在要椏 非機(jī)動(dòng)車(chē)
標(biāo)簽： LABVIEW 仿真程序
上傳用戶：dongbaobao
這是利用VHDL語(yǔ)言編寫(xiě)的關(guān)于ADC0809的程序，編的很不錯(cuò)
標(biāo)簽： VHDL 0809 ADC 語(yǔ)言
上傳時(shí)間： 2013-08-19
上傳用戶：lty6899826
這是一個(gè)用Verilog HDL語(yǔ)言編寫(xiě)的交通燈程序。可以用Quartus II運(yùn)行。
標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)
上傳用戶：alex wang
VHDL設(shè)計(jì)的ds18b20的測(cè)溫程序，歡迎測(cè)試請(qǐng)不要直接復(fù)制，可能不好顯示。
標(biāo)簽： VHDL 18b b20 18
上傳時(shí)間： 2013-08-20
上傳用戶：zjwangyichao
自己做的FPGA下的頻率計(jì)模塊化設(shè)計(jì) 附有完整的程序和仿真圖紙
標(biāo)簽： FPGA 頻率計(jì) 模塊化設(shè)計(jì) 仿真
上傳用戶：wanqunsheng
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫(xiě).就是4路CAN總線
標(biāo)簽： VHDL CAN 硬件 程序
上傳用戶：jiiszha
用VHDL語(yǔ)言寫(xiě)的程序包含如下功能：1.鍵盤(pán)掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過(guò)訪問(wèn)地址總線上的數(shù)據(jù)寄存器來(lái)控制CPLD
標(biāo)簽： VHDL 語(yǔ)言 上傳時(shí)間： 2013-08-20
上傳用戶：liuqy
用proteus仿真89S52程序。有原理圖
標(biāo)簽： proteus 89S52 仿真 程序
上傳用戶：wcl168881111111
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
