VHDL寫的LMS算法程序。利用本地正弦信號，根據(jù)LMS算法對輸入信號進行跟蹤。用以產(chǎn)生和輸入信號同頻同相的本地信號。
標簽： VHDL LMS 算法 程序
上傳時間： 2013-09-03
上傳用戶：chenlong
基于FPGA的usb程序，采用VHDL語言編寫。\r\n開發(fā)環(huán)境為ISE或者MAXPLUS2。
標簽： FPGA usb 程序
上傳用戶：libenshu01
CPLD7256的例子程序，已經(jīng)調(diào)試通過，是學習的好資料。
標簽： CPLD 7256 程序
上傳用戶：jcljkh
控制面板程序設(shè)計－在控制面板上加一個測試組件
標簽： 控制 面板 程序設(shè)計 測試
上傳用戶：cuibaigao
lua腳本語言調(diào)用allegro游戲程序庫的接口。跨平臺
標簽： allegro lua 腳本 游戲程序
上傳時間： 2013-09-04
上傳用戶：松毓336
設(shè)計出優(yōu)秀fpga程序的十條戒律，設(shè)計指導(dǎo)
標簽： fpga 程序
上傳用戶：yjj631
串口通訊接口程序，有對話的控件。數(shù)據(jù)接收和發(fā)送
標簽： DDS-FPGA 串口通訊 接口程序
上傳用戶：kiklkook
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經(jīng)采用.
標簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
基于FPGA的256-QAM實現(xiàn) 寫FPGA的QAM調(diào)制程序有幫助
標簽： FPGA QAM 256 調(diào)制
上傳時間： 2013-09-05
上傳用戶：xcy122677
ASK調(diào)制與解調(diào)VHDL程序及仿真 \r\nFSK調(diào)制與解調(diào)VHDL程序及仿真\r\nPSK調(diào)制與解調(diào)VHDL程序及仿真\r\n基帶碼發(fā)生器程序設(shè)計與仿真\r\n頻率計程序設(shè)計與仿真
標簽： VHDL ASK 調(diào)制與解調(diào) 程序
上傳用戶：edward_0608
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
