在V29的版本上升級(jí)。發(fā)布日期2011-08-19. -------------------------------------------------------------------------------- 歡迎使用免費(fèi)軟件《串口獵人》V31 ！ -------------------------------------------------------------------------------- 友情提醒1：本軟件如有新版本，將發(fā)布到我的博客《匠人的百寶箱》，歡迎光臨！ 友情提醒2：點(diǎn)擊右側(cè)【清除】按鈕，可清除本幫助信息。清除后如想再次查閱，請(qǐng)重啟軟件。 -------------------------------------------------------------------------------- 《串口獵人》功能簡(jiǎn)介 -------------------------------------------------------------------------------- 一、基本功能 1、支持16個(gè)COM口、自動(dòng)/手動(dòng)搜索串口、串口參數(shù)的設(shè)置和查看。 2、支持查看或修改串口控制線（DTR、RTS、DCD等等）的狀態(tài)。 3、支持基本的收、發(fā)、查看、保存、載入、清除等功能。 4、兩種收發(fā)格式：HEX碼/字符串，支持中文字符串。（英文=ASCII碼，中文=ANSI(GBK)碼）。 5、大容量的收碼區(qū)，為了加快顯示速度會(huì)把超過(guò)10K的數(shù)據(jù)自動(dòng)隱藏（可以點(diǎn)擊【全顯】鈕查看）。 6、收碼區(qū)的顯示方式可以靈活設(shè)置：原始接收數(shù)據(jù)、按幀換行、通道數(shù)據(jù)、發(fā)送數(shù)據(jù)。 7、可以為收到的數(shù)據(jù)標(biāo)注時(shí)間和來(lái)源。 8、可以自動(dòng)比對(duì)發(fā)碼區(qū)和收碼區(qū)的數(shù)據(jù)是否一致（用于自發(fā)自收測(cè)試模式）。 9、收碼區(qū)的內(nèi)容，可以點(diǎn)擊【轉(zhuǎn)發(fā)】鈕轉(zhuǎn)到發(fā)碼區(qū)。 10、可以在每次發(fā)碼之前自動(dòng)清除收碼區(qū)。 二、高級(jí)發(fā)碼功能 1、自動(dòng)發(fā)列表功能：支持多組（最多16組）數(shù)據(jù)的輪流發(fā)送。 2、自動(dòng)發(fā)文件功能：支持文件逐行發(fā)送。 3、輪發(fā)規(guī)則可以靈活設(shè)置，比如可以定時(shí)發(fā)，也可以收到應(yīng)答后立即發(fā)。 4、輪發(fā)的間隔、無(wú)應(yīng)答重發(fā)次數(shù)和循環(huán)次數(shù)均可靈活設(shè)置。 5、靈活的幀格式設(shè)置。支持自動(dòng)添加幀頭、幀尾、幀長(zhǎng)、校驗(yàn)、回車換行符。 6、幀頭、幀尾、幀長(zhǎng)、校驗(yàn)，是否要參與校驗(yàn)或計(jì)入幀長(zhǎng)，皆可靈活設(shè)置。 7、支持3種校驗(yàn)方式：SC(累加和校驗(yàn))、LRC(縱向冗余校驗(yàn))、BBC（異或和校驗(yàn)）。 8、校驗(yàn)碼和幀長(zhǎng)的長(zhǎng)度，可以選擇單/雙字節(jié)。 三、高級(jí)收碼功能 1、支持按幀接收數(shù)據(jù)。 2、能自動(dòng)進(jìn)行幀結(jié)束判定（方式非常靈活，可以按幀頭、幀尾、幀長(zhǎng)或時(shí)間）。 3、即時(shí)顯示最新一幀內(nèi)容。 4、擁有八個(gè)獨(dú)立接收通道，可以自動(dòng)從指定幀中指定位置收取有效數(shù)據(jù)。 5、每個(gè)通道的數(shù)據(jù)，可以獨(dú)自顯示、保存、清除。也可以送到收碼區(qū)去顯示。 6、可以設(shè)置通道收取數(shù)據(jù)的首地址、字節(jié)長(zhǎng)度（單字節(jié)或多字節(jié)）、碼制（HEX/BCD）、符號(hào)位形式。 7、示波器功能，可把收取的數(shù)據(jù)用波形方式顯示。示波器的通道數(shù)、倍率、偏移、周期、顏色和線寬等可調(diào)。 8、碼表功能，可把收取的數(shù)據(jù)用碼表方式顯示。（可以設(shè)置碼表的最大/最小值和報(bào)警值）。 9、柱狀圖功能，可把收取的數(shù)據(jù)用柱狀圖方式顯示。（也可以設(shè)置最大/最小值和報(bào)警值）。 10、可以把實(shí)施繪制的圖形保存為圖片。 四、其它貼心設(shè)計(jì) 1、用戶的設(shè)置內(nèi)容，可以保存/載入或恢復(fù)默認(rèn)值。可以選擇啟動(dòng)時(shí)載入默認(rèn)值還是上次設(shè)置值。 2、可以通過(guò)提示區(qū)和狀態(tài)指示了解軟件當(dāng)前工作狀態(tài)。 3、當(dāng)鼠標(biāo)停留在按鈕、文本框或其它控件上，會(huì)獲得必要的提示。 4、右下角的圖釘按鈕，可以把窗口釘在最前面，避免被其它窗口覆蓋。 5、附送串口電路、協(xié)議、碼表等參考資料。 6、在【版權(quán)信息】標(biāo)簽頁(yè)有匠人的聯(lián)系方式，歡迎交流。
標(biāo)簽： Serial Hunter V31 串口獵人
上傳時(shí)間： 2013-07-28
上傳用戶：lili1990
·給大家發(fā)個(gè)用C語(yǔ)言寫的，是個(gè)開(kāi)環(huán)的。可用模擬示波器看波形的正弦波頻率等參數(shù)，如果用數(shù)字示波器看波形，用電阻和電容搭一個(gè)低通濾波器，然后再看波形。程序中的FREQ為頻率變量，改變其可改變波形的頻率。建議在做電機(jī)實(shí)際控制器頻率在10Hz~50Hz之間調(diào)節(jié)，否則后果自負(fù)。
上傳時(shí)間： 2013-04-24
上傳用戶：llandlu
讀取串口數(shù)據(jù)并畫出曲線圖的VC++程序源碼
標(biāo)簽： 虛擬示波器
上傳時(shí)間： 2013-04-24
上傳用戶：kaka
該文闡述了現(xiàn)場(chǎng)可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語(yǔ)言設(shè)計(jì)的模擬示波器數(shù)字信號(hào)顯示系統(tǒng)的設(shè)計(jì)原理和設(shè)計(jì)方法。
標(biāo)簽： FPGA 現(xiàn)場(chǎng)可編程 邏輯器件
上傳時(shí)間： 2013-09-04
上傳用戶：qweqweqwe
1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設(shè)計(jì)產(chǎn)生正弦信號(hào)的各功能模塊和頂層原理圖； 2、 利用實(shí)驗(yàn)板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號(hào)，通過(guò)D/A轉(zhuǎn)換，通過(guò)ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時(shí)鐘頻率為16KHz時(shí)，輸出正弦波分辨率達(dá)到1Hz； 在輸入時(shí)鐘頻率為4MHz時(shí)，輸出正弦波分辨率達(dá)到256Hz； 4、 通過(guò)RS232C通信，實(shí)現(xiàn)FPGA和PC機(jī)之間串行通信，從而實(shí)現(xiàn)用PC機(jī)改變頻率控制字，實(shí)現(xiàn)對(duì)輸出正弦波頻率的控制。
標(biāo)簽： FPGA PC機(jī) 串行通信 輸出
上傳時(shí)間： 2013-09-06
上傳用戶：zhuimenghuadie
數(shù)字通信系統(tǒng)設(shè)計(jì)關(guān)注的一個(gè)主要問(wèn)題是誤碼率(BER)。ADC噪聲對(duì)系統(tǒng)BER的影響可以分析得出，但前提是該噪聲須為高斯噪聲。遺憾的是，ADC可能存在非高斯誤碼，簡(jiǎn)單分析根本無(wú)法預(yù)測(cè)其對(duì)BER的貢獻(xiàn)。在數(shù)字示波器等儀表應(yīng)用中，誤碼率也可能造成問(wèn)題，尤其是當(dāng)器件工作于“單發(fā)”模式時(shí)，或者當(dāng)器件嘗試捕獲偶爾出現(xiàn)的瞬變脈沖時(shí)。誤碼可能被誤解為瞬變脈沖，從而導(dǎo)致錯(cuò)誤的結(jié)果。本指南介紹ADC中可能貢獻(xiàn)誤差率的基本因素，減少問(wèn)題的辦法，以及BER的測(cè)量方法。
上傳時(shí)間： 2014-01-01
上傳用戶：banlangen
給出了具有置0、置1功能及不確定輸出狀態(tài)的同步RS觸發(fā)器的Multisim仿真方法，即用字組產(chǎn)生器產(chǎn)生所需的各類輸入信號(hào)，用四蹤示波器同步顯示輸入信號(hào)及狀態(tài)輸出信號(hào)的波形，可直觀描述觸發(fā)器的置0、置1過(guò)程及不確定狀態(tài)的產(chǎn)生過(guò)程。分析了同步RS觸發(fā)器不確定輸出狀態(tài)的Multisim仿真方案。所述方法的創(chuàng)新點(diǎn)是解決了同步RS觸發(fā)器的工作波形無(wú)法用電子實(shí)驗(yàn)儀器進(jìn)行分析驗(yàn)證的問(wèn)題。
標(biāo)簽： Multisim 同步RS觸發(fā)器 仿真
上傳時(shí)間： 2013-10-12
上傳用戶：米卡
一、實(shí)驗(yàn)?zāi)康? 1.觀察RC電路充放電過(guò)程，掌握時(shí)間常數(shù)的測(cè)量方法。 2.研究RC積分電路和微分電路的特點(diǎn)。 二、實(shí)驗(yàn)任務(wù) 1.觀察記錄圖示電路的放電過(guò)程。求出時(shí)間常數(shù)τ。 2.設(shè)計(jì)時(shí)間常數(shù)τ為1ms的RC積分電路和微分電路，用示波器觀察在脈沖信號(hào)源周期不同(與時(shí)間常數(shù)相比，即輸入脈沖寬度T<<τ、T=τ、T>>τ)時(shí)的電路輸出，記錄輸入、輸出波形。
標(biāo)簽： RC電路 暫態(tài)過(guò)程
上傳時(shí)間： 2013-10-25
上傳用戶：baitouyu
數(shù)字與模擬電路設(shè)計(jì)技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導(dǎo)體組件所構(gòu)成，雖然半導(dǎo)體組件高速、高頻化時(shí)會(huì)有EMI的困擾，不過(guò)為了充分發(fā)揮半導(dǎo)體組件應(yīng)有的性能，電路板設(shè)計(jì)與封裝技術(shù)仍具有決定性的影響。 模擬與數(shù)字技術(shù)的融合由于IC與LSI半導(dǎo)體本身的高速化，同時(shí)為了使機(jī)器達(dá)到正常動(dòng)作的目的，因此技術(shù)上的跨越競(jìng)爭(zhēng)越來(lái)越激烈。雖然構(gòu)成系統(tǒng)的電路未必有clock設(shè)計(jì)，但是毫無(wú)疑問(wèn)的是系統(tǒng)的可靠度是建立在電子組件的選用、封裝技術(shù)、電路設(shè)計(jì)與成本，以及如何防止噪訊的產(chǎn)生與噪訊外漏等綜合考慮。機(jī)器小型化、高速化、多功能化使得低頻/高頻、大功率信號(hào)/小功率信號(hào)、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數(shù)字電路，經(jīng)常出現(xiàn)在同一個(gè)高封裝密度電路板，設(shè)計(jì)者身處如此的環(huán)境必需面對(duì)前所未有的設(shè)計(jì)思維挑戰(zhàn)，例如高穩(wěn)定性電路與吵雜(noisy)性電路為鄰時(shí)，如果未將噪訊入侵高穩(wěn)定性電路的對(duì)策視為設(shè)計(jì)重點(diǎn)，事后反復(fù)的設(shè)計(jì)變更往往成為無(wú)解的夢(mèng)魘。模擬電路與高速數(shù)字電路混合設(shè)計(jì)也是如此，假設(shè)微小模擬信號(hào)增幅后再將full scale 5V的模擬信號(hào)，利用10bit A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結(jié)果造成10bit以上的A/D轉(zhuǎn)換器面臨無(wú)法順利運(yùn)作的窘境。另一典型實(shí)例是使用示波器量測(cè)某數(shù)字電路基板兩點(diǎn)相隔10cm的ground電位，理論上ground電位應(yīng)該是零，然而實(shí)際上卻可觀測(cè)到4.9mV數(shù)倍甚至數(shù)十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數(shù)字混合電路的grand所造成的話，要測(cè)得4.9 mV的信號(hào)根本是不可能的事情，也就是說(shuō)為了使模擬與數(shù)字混合電路順利動(dòng)作，必需在封裝與電路設(shè)計(jì)有相對(duì)的對(duì)策，尤其是數(shù)字電路switching時(shí)，ground vance noise不會(huì)入侵analogue ground的防護(hù)對(duì)策，同時(shí)還需充分檢討各電路產(chǎn)生的電流回路(route)與電流大小，依此結(jié)果排除各種可能的干擾因素。以上介紹的實(shí)例都是設(shè)計(jì)模擬與數(shù)字混合電路時(shí)經(jīng)常遇到的瓶頸，如果是設(shè)計(jì)12bit以上A/D轉(zhuǎn)換器時(shí)，它的困難度會(huì)更加復(fù)雜。
標(biāo)簽： 數(shù)字 模擬電路 設(shè)計(jì)技巧
上傳時(shí)間： 2013-11-16
上傳用戶：731140412
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例，簡(jiǎn)單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過(guò)3245接到FLASH和其它芯片)，DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過(guò)程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開(kāi)Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開(kāi)始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開(kāi)始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長(zhǎng)度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒(méi)有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對(duì)線長(zhǎng)為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào)，所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(hào)(不長(zhǎng)于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒(méi)有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對(duì)一，經(jīng)過(guò)仿真沒(méi)有串阻也能通過(guò)。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過(guò)程中發(fā)現(xiàn)寫RAM會(huì)出錯(cuò)，還需要改版加串阻。
上傳時(shí)間： 2013-11-05
上傳用戶：dudu121
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
