亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件開發(fā)平臺

  • 筆記本硬件結(jié)構(gòu)終極教程

    筆記本硬件結(jié)構(gòu)終極教程

    標(biāo)簽: 筆記本 硬件結(jié)構(gòu) 教程

    上傳時(shí)間: 2015-01-01

    上傳用戶:jasson5678

  • 臺灣硬件工程師15年layout資料

    臺灣硬件工程師15年layout資料

    標(biāo)簽: layout 硬件工程師

    上傳時(shí)間: 2013-11-18

    上傳用戶:asasasas

  • 設(shè)計(jì)實(shí)例2:MP3播放器硬件電路設(shè)計(jì)

    MP3播放器硬件電路設(shè)計(jì)實(shí)例

    標(biāo)簽: MP3 設(shè)計(jì)實(shí)例 播放器 硬件電路設(shè)計(jì)

    上傳時(shí)間: 2013-12-31

    上傳用戶:zczc

  • 算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn) - 實(shí)驗(yàn)練習(xí)與Verilog語法手冊

    算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn) - 實(shí)驗(yàn)練習(xí)與Verilog語法手冊

    標(biāo)簽: Verilog 算法設(shè)計(jì) 硬件 實(shí)驗(yàn)

    上傳時(shí)間: 2013-10-30

    上傳用戶:012345

  • 基于FPGA數(shù)字電壓表的設(shè)計(jì)報(bào)告

    基于FPGA數(shù)字電壓表的設(shè)計(jì)   EDA是電子設(shè)計(jì)自動化(Electronic Design Automation)的縮寫,在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來的。 EDA技術(shù)就是以計(jì)算機(jī)為工具,設(shè)計(jì)者在EDA軟件平臺上,用硬件描述語言VHDL完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真,直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計(jì)正是用VHDL語言完成的 。此次設(shè)計(jì)采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計(jì)的參考電壓為2.5V,精度為0.01V。此電壓表的設(shè)計(jì)特點(diǎn)為通過軟件編程下載到硬件實(shí)現(xiàn),設(shè)計(jì)周期短,開發(fā)效率高。

    標(biāo)簽: FPGA 數(shù)字電壓表 報(bào)告

    上傳時(shí)間: 2013-10-22

    上傳用戶:Shaikh

  • 中興通訊硬件巨作:信號完整性基礎(chǔ)知識

    中興通訊硬件一部巨作-信號完整性 近年來,通訊技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展越來越快,高速數(shù)字電路在設(shè)計(jì)中的運(yùn)用越來 越多,數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計(jì)對信 號完整性技術(shù)的需求越來越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計(jì)中, 系統(tǒng)地綜合運(yùn)用信號完整性技術(shù)可以帶來很多好處, 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時(shí),也具有豐富的模擬特性,電路設(shè)計(jì)工程師需要 通過精確測定、或估算各種噪聲的幅度及其時(shí)域變化,將電路抗干擾能力精確分配給各種 噪聲,經(jīng)過精心設(shè)計(jì)和權(quán)衡,控制總噪聲不超過電路的抗干擾能力,保證產(chǎn)品性能的可靠 實(shí)現(xiàn)。 為了滿足中興上研一所的科研需要, 我們在去年和今年關(guān)于信號完整性技術(shù)合作的基 礎(chǔ)上,克服時(shí)間緊、任務(wù)重的困難,編寫了這份硬件設(shè)計(jì)培訓(xùn)系列教材的“信號完整性” 部分。由于我們的經(jīng)驗(yàn)和知識所限,這部分教材肯定有不完善之處,歡迎廣大讀者和專家 批評指正。 本教材的對象是所內(nèi)硬件設(shè)計(jì)工程師, 針對我所的實(shí)際情況, 選編了第一章——導(dǎo)論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計(jì), 相信會給大家?guī)硪嫣帯M瑫r(shí),也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中,得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導(dǎo)和幫助,尤其在審稿時(shí)提出了很多建設(shè)性的意見,在此一并致謝!

    標(biāo)簽: 中興通訊 硬件 信號完整性 基礎(chǔ)知識

    上傳時(shí)間: 2013-11-03

    上傳用戶:奇奇奔奔

  • VerilogHDL硬件描述語言

    VerilogHDL硬件描述語言

    標(biāo)簽: VerilogHDL 硬件描述語言

    上傳時(shí)間: 2013-11-06

    上傳用戶:風(fēng)行天下

  • 硬件描述語言HDL的現(xiàn)狀與發(fā)展

    硬件描述語言HDL的現(xiàn)狀與發(fā)展

    標(biāo)簽: HDL 硬件描述語言 發(fā)展

    上傳時(shí)間: 2013-11-10

    上傳用戶:sunshie

  • 硬件描述語言HDL的現(xiàn)狀與發(fā)展

    講述硬件描述語言的前世今生

    標(biāo)簽: HDL 硬件描述語言 發(fā)展

    上傳時(shí)間: 2013-11-03

    上傳用戶:fanboynet

  • verilog_hdl教程_硬件描述語言_課件_PPT

    硬件描述語言Verilog教程

    標(biāo)簽: verilog_hdl 教程 硬件描述語言

    上傳時(shí)間: 2013-11-10

    上傳用戶:小火車?yán)怖怖?/p>

主站蜘蛛池模板: 门头沟区| 玉田县| 博客| 茌平县| 安丘市| 玉树县| 香格里拉县| 平顺县| 万全县| 二手房| 潢川县| 陕西省| 孟连| 吉水县| 卓资县| 威远县| 唐河县| 香港 | 白山市| 桓仁| 兖州市| 包头市| 五华县| 商洛市| 高陵县| 高唐县| 洮南市| 综艺| 瑞安市| 石台县| 商丘市| 龙胜| 雅江县| 大悟县| 永年县| 大姚县| 吴川市| 濮阳县| 鹿邑县| 抚顺市| 革吉县|