亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件接口

硬件接口(hardwareinterface)指的是兩個硬件設備之間的連接方式。硬件接口既包括物理上的接口,還包括邏輯上的數據傳送協議。
  • 圖像采集與遠程傳輸系統的研究

    嵌入式圖像采集、處理與傳輸系統具有體積小、穩定性高等優點,在智能交通、電力、通訊、計算機視覺等領域應用廣泛。隨著DSP技術的發展,在DSP上用軟件實現實時視頻壓縮成為數字視頻壓縮標準應用的亮點,這種應用比起專門的壓縮芯片更具有靈活性和升級潛力。 本文主要研究一種基于DSP TMS320VC5402脫機視頻采集、壓縮編碼和視頻數據通信的方法和DSP外圍硬件系統設計。 在本設計中,圖像采集部分利用SAA7111視頻采集芯片完成視頻信號的精確采集;利用FPGA完成復雜且高速的邏輯控制及時序設計,完成DSP外擴RAM,Flash等高速硬件電路設計,同時完成DSP的地址譯碼電路,將采集的數字視頻信號存儲在DSP外擴存儲空間中;用FPGA基于N1OSⅡ來虛擬設計了I

    標簽: 圖像采集 遠程傳輸

    上傳時間: 2013-07-02

    上傳用戶:亞亞娟娟123

  • FPGA局部動態可重配置的研究

    FPGA作為近年來集成電路發展中最快的分支之一,有關它的研究和應用得到了迅速的發展。傳統的FPGA采用靜態配置的方法,所以在它的應用生命周期中,它的功能就不能夠再改變,除非重新配置。動態重配置系統在系統工作的過程中改變FPGA的結構,包括全局重配置和局部重配置。其中的局部動態重配置系統有著ASIC以及靜態配置FPGA無法比擬的優勢。而隨著支持局部位流配置以及動態配置的商用FPGA的推出,使對局部動態重配置系統和應用的研究有了最基本的硬件支撐條件。而Internet作為無比強大的網絡已經滲入到各種應用領域之中。 本文首先提出了一個完整的基于Internet的FPGA局部動態可重配置系統的方案。然后針對方案的各個組成部分,分別進行了描述。首先是介紹了FPGA的基本概況,包括它的發展歷史、結構、應用領域、發展趨勢等。然后介紹了對一個包含局部動態重配置模塊的FPGA系統的設計過程,包括重配置模塊的定義、設計的流程、局部位流的產生等。接下來對.FPGA的配置方法以及配置解決方案進行描述,包括幾種可選擇的配置模式,其中有一些適用于靜態配置,另外一些可以用于動態局部配置,.以及作為一個系統的配置解決方案。最后系統要求從Internet服務器上下載重配置模塊的位流并且完成對FPGA的配置,根據這個要求,我們設計了相應的嵌入式解決方案,包括如何設計一個基于VxWorks的嵌入式應用軟件實現FTP功能,并說明如何通過JTAGG或者ICAP接口由嵌入式CPU完成對FPGA的局部配置。

    標簽: FPGA 局部 動態可重配置

    上傳時間: 2013-04-24

    上傳用戶:william345

  • 嵌入式可重構數控系統的研究

    傳統的數控系統采用的大多是專用的封閉式結構,它能提供給用戶的選擇有限,用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求;各種廠商提供給用戶的操作方式各不相同,用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展,數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢,本文致力于建立一個適合現場加工特征的開放結構數控平臺,使系統具備軟硬件可重構的柔性特征,同時把監控診斷和網絡模塊融入數控系統的框架體系之內,滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上,引入可重構的設計方法,選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心,配以系統所需的外圍模塊;軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心,開發所需要的應用軟件,將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點,而且具有良好的可移植性和軟硬件可裁減性,便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下: (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計,以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法,設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理,合理分配控制系統的管理任務,開發系統的底層驅動程序和應用程序。 最后,本文總結了系統的開發工作,并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法,以指引后續研究工作。

    標簽: 嵌入式 可重構 數控系統

    上傳時間: 2013-04-24

    上傳用戶:gcs333

  • 屏上顯示模塊的FPGA實現

    隨著數字電視技術的飛速發展,數字機頂盒已成為現在模擬電視收看數字電視節目必不可少的設備。而數字機頂盒需要在解碼后的模擬視頻信號上加入屏幕顯示信息(如亮度、色度、信息服務菜單等)以提供給觀眾良好的界面和靈活的人機交互。 v屏幕顯示系統(OSG,On-Screen-Graphics)解決了現有模擬電視無法實現的疊加屏幕顯示信息的問題,提供同步輸出疊加有各種圖形、文字的電視節目圖像的功能,其中最主要的部分是OSD(On-Screen-Display),即屏幕顯示單元。OSD將疊加的位圖圖像分為多個OSD塊,一般定義為矩形區域。每個矩形區域,例如臺標、參數調節框、字幕等,都有獨立的4色、16色或256色顏色查找表。同時OSG系統也支持真彩模式。OSD塊經由編碼/混合器與視頻圖像進行alpha混合后輸出到電視屏幕上。 本文詳細介紹了應用FPGA設計包括屏幕顯示單元在內的OSG系統的思路和設計過程,描述了模塊的劃分與功能仿真。在論文前半部分,本文給出了圖文屏幕顯示系統各子單元的工作流程,接著論文的后半部分,給出了詳細的模塊接口說明和硬件實現。

    標簽: FPGA 顯示模塊

    上傳時間: 2013-07-27

    上傳用戶:萬有引力

  • 新型并行Turbo編譯碼器的FPGA實現

    可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統具有很好的糾錯能力,如使用差錯控制編碼。自仙農定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復雜度大,導致其譯碼延時大,故而在工程中的應用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數和最大迭代次數均為4時,可支持8.2Mbps的編譯碼數掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC/PHY和PCI接口,很好地滿足了通信系統需求。系統測試結果表明,本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現,分別介紹了編碼器和譯碼器的RTL設計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構,使用SOC架構處理系統和基于NIOSII處理器和uC/0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。

    標簽: Turbo FPGA 并行 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:ziyu_job1234

  • 用FPGA實現8051內核及外設I2C接口

    8051處理器自誕生起近30年來,一直都是嵌入式應用的主流處理器,不同規模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產品。該處理器極具靈活性,可讓開發者自行定義部分指令,量身訂制所需的功能模塊和外設接口,而且有標準版和經濟版等多種版本可供選擇,可讓設計人員各取所需,實現更高性價比的結構。如此多的優越性使得8051處理器牢固地占據著龐大的應用市場,因此研究和發展8051及與其兼容的接口具有極大的應用前景。在眾多8051的外設接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅動器等,越來越多地應用于計算機及自動控制系統中。因此,本論文的根本目的就是針對如何在8051內核上擴展I2C外設接口進行較深入的研究。 本課題項目采用可編程技術來開發805l核以及12C接口。由于8051內核指令集相容,我們能借助在現有架構方面的經驗,發揮現有的大量代碼和工具的優勢,較快地完成設計。在8051核模塊里,我們主要實現中央處理器、程序存儲器、數據存儲器、定時/計數器、并行接口、串行接口和中斷系統等七大單元及數據總線、地址總線和控制總線等三大總線,這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊,采用自下而上的方法,逐次實現一位的收發、一個字節的收發、一個命令的收發,直至實現I2C的整個通信協議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現的8051核成功并高效地控制擴展的12C接口與從設備TMPl01通信。 用EP2C35F672C6芯片開發的12C接口,數據的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經在工作中投入使用,主要用于POS設備的用戶數據加密及對設備溫度的實時控制。雖然該設備尚未大批量投產,但它已成功通過PCI(PaymentCardIndustry)協會認證。

    標簽: FPGA 8051 I2C 內核

    上傳時間: 2013-06-18

    上傳用戶:731140412

  • freescale單片機硬件設計

    freescale單片機硬件設計freescale單片機硬件設計freescale單片機硬件設計

    標簽: freescale 單片機 硬件設計

    上傳時間: 2013-07-21

    上傳用戶:tuilp1a

  • FPGA在硬盤加密卡中的應用與研究

    隨著我國信息化發展進程加快,信息化覆蓋面擴大,信息安全問題也就隨之增多,其影響和后果也更加廣泛和嚴重。同時,信息安全及其對經濟發展、國家安全和社會穩定的重大影響,正日益突出地顯現出來,受到越來越多的關注。在和平年代,通過對信息載體進行大規模的物理破壞,從而達到危害信息安全的目的,在一定程度上是行不通的。然而,在信息安全的角力上,破壞者從來都沒有放棄過,他們把目標對準了信息載體中的數據,由于數據的易失性,計算機數據成為信息安全中的最大隱患,同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數據的竊取,保護硬盤中的數據。破壞者在得到硬盤后,也不能夠得到硬盤中的數據,從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口,串接在主板IDE接口和硬盤之間。存儲在硬盤上的數據,是經過加密以后的加密數據;從硬盤上讀出的數據,必須經過該卡的解密才可被正常使用,否則只是一堆亂碼。加密卡采用FPGA技術實現IDE接口和加密算法,以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內容:FPGA及VHDL語言的研究,ATA協議標準研究及IDE接口的FPGA實現。論文對ATA協議做了細致的研究,分析了硬盤接口的工作機制以及主機與硬盤之間的通信協議,并在此基礎上,重點研究了用FPGA的編程功能來實現一個計算機硬件底層接口協議的方法,詳細介紹了芯片的內部框圖及FPGA的軟件流程圖,提出了在實現過程中應注意的要點,最終用FPGA構建了一個雙向IDE硬盤通道,實現了兩套符合ATA-6規范的IDE接口。

    標簽: FPGA 硬盤 加密卡 中的應用

    上傳時間: 2013-08-02

    上傳用戶:Ants

  • 基于FPGA的Java虛擬機實現

    使用Java語言有非常多的好處,如安全的對象引用、語言級支持多線程和跨平臺等特性。但是嵌入式系統中Java語言的應用卻很少見,這是由于Java如下兩方面的不足: (1)Java虛擬機實現需要大量的硬件資源;(2)Java語言的運行時間不可預測。 為此,本論文將實現一個能夠應用在低端FPGA器件的實時Java虛擬機。論文的主要創新點如下: 1.使用基于堆棧的RISC模型處理器實現CISC模型的JVM; 2.處理器微指令無任何相關性; 3.所設計的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內容和工作如下: 1.制定基于堆棧的RISC結構處理器各級結構。 2.設計簡潔高效的處理器微指令,并且微指令能夠滿足字節碼的需要。 3.制定Java字節碼到處理器代碼的轉換關系和快速轉換結構。 4.設計中使用高速緩存,提高運行速度。 5.優化堆棧的硬件結構,使得出棧入棧操作更加簡潔快速。 6.設計一系列的本地方法,使得Java程序能夠直接訪問底層資源。 7.將Java類庫使用本地方法實現。 8.自定義程序在內存中的結構,并使用裝載工具實現。 9.制定處理外圍數據處理機制,如IO和內存接口10.制定中斷處理方式,并且實現軟中斷的機制。

    標簽: FPGA Java 虛擬機

    上傳時間: 2013-06-11

    上傳用戶:417313137

  • 基于FPGA的多功能測試儀的開發

    測試儀廣泛應用于國民經濟和國防建設的各個領域,是科研和生產不可或缺的重要裝備之一。其工作原理是由信號發生裝置向被測對象發送激勵信號,同時由信號采集與處理裝置通過傳感器采集被測對象的響應信號,并送到上位機進行數據分析和處理。本文研究采用靈活的現場可編程邏輯陣列FPGA為核心,協調整個儀器的運轉,并采用先進的USB總線技術,將信號發生、信號采集與處理有機地集成為一體的多功能測試儀。 本文的第一章介紹了測試儀及其研究應用現狀,根據儀器的成本、便攜性和通用性要求不斷提高的發展趨勢,提出了本課題的研究任務和關鍵技術; 第二章從硬件和軟件兩個方面討論了測試儀的總體設計方案,并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設計; 第三章討論了USB模塊相關的軟件設計,其中包含USB固件設計、驅動程序設計和客戶應用程序設計三個方面的內容,詳細論述了各部分軟件的架構和主要功能模塊的實現。 第四章討論了主控器FPGA的設計,是本文的核心部分。先從總體上介紹了FPGA的設計方案,然后從MCU模塊、信號采集模塊、信號發生模塊三部分具體描述了其實現方式。軟件設計上采用了模塊化的設計思想,使得結構清晰,可讀性強,易于進一步開發;并且靈活的使用了有限狀態機,大大提高了程序的穩定性和運行效率。 第五章介紹了DSP模塊的設計,討論了波形生成的原理及實現,并提出了與FPGA接口的方式。 第六章詳細描述了實驗的步驟和結果,分別從單通道采樣和多通道采樣兩方面實驗,驗證了儀器的性能和設計的可行性。

    標簽: FPGA 多功能 測試儀

    上傳時間: 2013-06-25

    上傳用戶:moqi

主站蜘蛛池模板: 木兰县| 浙江省| 呼和浩特市| 巴塘县| 广灵县| 高台县| 罗定市| 桦甸市| 武城县| 通辽市| 漳平市| 昌平区| 香河县| 德昌县| 偏关县| 永清县| 金溪县| 德格县| 广西| 正阳县| 通城县| 瓦房店市| 陇南市| 宁强县| 满城县| 钟祥市| 怀仁县| 新河县| 洛阳市| 志丹县| 平定县| 洪洞县| 莱西市| 庐江县| 如皋市| 荥经县| 长岭县| 厦门市| 巴楚县| 福贡县| 福安市|