隨著計算機科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計算機視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號向數(shù)字視頻信號轉(zhuǎn)換的任務(wù),在多媒體時代占據(jù)著重要的位置.設(shè)計一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計.然后簡單介紹了本次設(shè)計用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲器.本文對比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點,并根據(jù)系統(tǒng)實際需要,選用FPGA作為數(shù)字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計方案. 圖像采集卡的硬件設(shè)計分為A/D前端模擬通道設(shè)計和FPGA數(shù)字信號傳輸及外圍電路設(shè)計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細(xì)闡述.對圖像采集卡的PCB布局布線也有詳細(xì)說明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個重點.本次的程序設(shè)計主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續(xù)讀寫控制和各個模塊間的協(xié)調(diào)工作.說明了.A/D采集數(shù)據(jù)從接收到存儲詳細(xì)過程,以及對SDRAM讀寫狀態(tài)機和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗證結(jié)果.詳細(xì)說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結(jié)果表明整個圖像采集系統(tǒng)基本達到了系統(tǒng)設(shè)計中所給出的性能指標(biāo),證明了整個系統(tǒng)設(shè)計的正確性和合理性.
上傳時間： 2013-04-24
上傳用戶：amandacool
數(shù)字存儲示波器（DSO）上世紀(jì)八十年代開始出現(xiàn)，由于當(dāng)時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計，數(shù)據(jù)處理模塊軟件的設(shè)計，以及DSO的GPIB擴展接口邏輯模塊的設(shè)計。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導(dǎo)體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對采樣系統(tǒng)進行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實時數(shù) 字存儲 示波器
上傳時間： 2013-07-07
上傳用戶：asdkin
本文內(nèi)容來源于實際工程項目，屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項目的主要任務(wù)是通過設(shè)計—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計，包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實現(xiàn)、硬件設(shè)計和軟件設(shè)計等內(nèi)容。 首先，本立在對項目背景、項目需求和總線適配器接口協(xié)議進行分析的基礎(chǔ)上，規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議，以規(guī)范數(shù)據(jù)傳輸。其次，根據(jù)系統(tǒng)設(shè)計要求選擇主控制器和外圍器件，并以此搭建硬件平臺，完成系統(tǒng)硬件設(shè)計。本部分內(nèi)容包括主控制器的FPGA實現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計。最后介紹了系統(tǒng)的軟件開發(fā)，此部分主要完成了軟件的總體設(shè)計、功能模塊的劃分以及各功能模塊的軟件實現(xiàn)，包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計。
上傳時間： 2013-05-22
上傳用戶：小強mmmm
隨著電子科學(xué)、圖像傳輸處理技術(shù)與理論的迅速發(fā)展，機器人視頻監(jiān)控技術(shù)的實際研究與應(yīng)用曰益得到重視，并不斷地在許多領(lǐng)域取得驕人的成果。特別是近年來，機器人視頻監(jiān)控技術(shù)已成為高技術(shù)領(lǐng)域一個重要的研究課題。 本論文詳細(xì)介紹了一種機器人視頻監(jiān)視系統(tǒng)的設(shè)計方案，實現(xiàn)了具有前端視頻采集、圖像傳輸處理功能的FPGA系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、I
標(biāo)簽： FPGA 機器人 視頻監(jiān)視系統(tǒng)
上傳時間： 2013-07-21
上傳用戶：ybysp008
在圖像處理及檢測系統(tǒng)中，實時性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計和圖像處理技術(shù)，以交通信息視頻檢測系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測技術(shù)的研究與應(yīng)用，通過系統(tǒng)仿真驗證了基于FPGA架構(gòu)的圖像并行處理和檢測系統(tǒng)具有較高的實時處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測出運動目標(biāo)的信息。可見FPGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測技術(shù)，針對傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實時性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計方案。 2．應(yīng)用模塊化的硬件設(shè)計方法，構(gòu)建了新一代嵌入式視頻檢測系統(tǒng)的硬件平臺。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸?shù)膯栴}，并為以后系統(tǒng)功能的擴展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語言編程、實現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運算速度，增強了檢測系統(tǒng)的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計了這些算法的硬件實現(xiàn)結(jié)構(gòu)，用VHDL語言實現(xiàn)，并對各個模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗證是整個FPGA設(shè)計流程中最重要的步驟，針對現(xiàn)有仿真工具用手動設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問題，用TEXTIO程序包設(shè)計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測試結(jié)果的分析與調(diào)試。系統(tǒng)測試的結(jié)果表明，運動目標(biāo)的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測技術(shù)，針對FPGA技術(shù)的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺上仿真實現(xiàn)，仿真結(jié)果達到預(yù)期目標(biāo)。本文的研究對智能化交通監(jiān)控系統(tǒng)的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
隨著數(shù)字技術(shù)的高速發(fā)展，越來越多的針對數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號源都存在不同的缺點，如測試圖像種類太少、沒有動態(tài)測試源、缺乏專用測試信號等。為有效克服這些缺陷，作者設(shè)計并開發(fā)了一套基于FPGA的數(shù)字視頻信號發(fā)生器。整個系統(tǒng)包括硬件平臺和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺本身即為獨立的信號發(fā)生器，可以生成多種測試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實現(xiàn)硬件平臺從PC機接收各種靜態(tài)測試圖像、動態(tài)測試序列，不斷更新測試圖像庫。整個系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號輸出，同時操作靈活、方便，易于升級更新。 在系統(tǒng)的開發(fā)過程中，使用了多種硬件、軟件開發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計了一種針對H.264編解碼器壓縮損傷的測試信號。評估一個編碼器的性能可采用主觀評價或客觀評價兩種方法。其中主觀評價最為直接、有效。本文在依托主觀評價方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計一種通過人眼就可以方便的觀測到實際存在的壓縮損傷的測試信號，以達到直接對編解碼器性能進行比較的目的。
標(biāo)簽： FPGA 數(shù)字視頻 信號發(fā)生器
上傳時間： 2013-07-19
上傳用戶：cxl274287265
隨著現(xiàn)代互聯(lián)網(wǎng)規(guī)模的不斷擴大，網(wǎng)絡(luò)數(shù)據(jù)流量迅速增長，傳統(tǒng)的路由器已經(jīng)無法滿足網(wǎng)絡(luò)的交換和路由需求。當(dāng)前，新一代路由器普遍利用了交換式路由技術(shù)，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節(jié)點的并行通信成為可能。硬件系統(tǒng)設(shè)計中結(jié)合了專用網(wǎng)絡(luò)處理器，可編程器件各自的特點，采用了基于ASIC，F(xiàn)PGA，CPLD硬件結(jié)構(gòu)模塊化的設(shè)計方法。基于ASIC技術(shù)體系的GSR的出現(xiàn)，使得路由器的性能大大提高。但是，這種路由器主要滿足數(shù)據(jù)業(yè)務(wù)(文字，圖象)的傳送要求，不能解決全業(yè)務(wù)(語音，數(shù)據(jù)，視頻)數(shù)據(jù)傳送的需要。隨著網(wǎng)絡(luò)規(guī)模的擴大，矛盾越來越突出，而基于網(wǎng)絡(luò)處理器技術(shù)的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網(wǎng)絡(luò)路由器技術(shù)實現(xiàn)的路由器，采用交換FPGA芯片硬件實現(xiàn)的方式，對路由器內(nèi)部各種單播、多播數(shù)據(jù)包進行路由轉(zhuǎn)發(fā)，實現(xiàn)網(wǎng)絡(luò)路由器與外部數(shù)據(jù)收發(fā)芯片的數(shù)據(jù)通信。本文主要針對路由器內(nèi)部交換FPGA芯片數(shù)據(jù)轉(zhuǎn)發(fā)流程的特點，分析研究了傳統(tǒng)交換FPGA所采用的交換算法，針對簡單FIFO算法所產(chǎn)生的線頭阻塞現(xiàn)象，結(jié)合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點，并根據(jù)實際設(shè)計中各外圍接口芯片，給出了一種消除數(shù)據(jù)轉(zhuǎn)發(fā)過程中出現(xiàn)的線頭阻塞的iSLIP改進算法。針對實際網(wǎng)絡(luò)單播、多播數(shù)據(jù)包在數(shù)據(jù)轉(zhuǎn)發(fā)處理過程的不同，給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用，數(shù)據(jù)轉(zhuǎn)發(fā)的包亂序現(xiàn)象及FPGA內(nèi)部環(huán)回數(shù)據(jù)包的處理流程作了分析并提出了解決方案，有效的提高了路由器數(shù)據(jù)交換性能。 根據(jù)設(shè)計方案所采用的算法的實現(xiàn)方式，結(jié)合FPGA內(nèi)部部分關(guān)鍵模塊的功能特點及性能要求，給出了交換FPGA內(nèi)部可用BlockRam資源合理的分配方案及部分模塊的設(shè)計實現(xiàn)，滿足了實際的設(shè)計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現(xiàn)。
標(biāo)簽： 網(wǎng)絡(luò) 報文交換 算法 路由器
上傳時間： 2013-04-24
上傳用戶：牛布牛
軟件無線電是無線通信領(lǐng)域繼固定到移動、模擬到數(shù)字之后的第三次革命，是目前乃至未來的無線電領(lǐng)域的技術(shù)發(fā)展方向，它在提高系統(tǒng)靈活性上有無可比擬的優(yōu)勢，是實現(xiàn)未來無線通信系統(tǒng)的有效手段。擴頻通信具有卓越的抗干擾和保密性能。擴頻通信相對于傳統(tǒng)的窄帶通信，在頻譜利用率上也有明顯的優(yōu)勢，是未來無線通信系統(tǒng)中的關(guān)鍵技術(shù)，直接序列擴頻則是其中在民用領(lǐng)域使用最多的一種擴頻技術(shù)。FPGA在分布式計算、并行處理、流水線結(jié)構(gòu)上有獨特的優(yōu)勢，自然成為設(shè)計擴頻軟件無線電系統(tǒng)的首選技術(shù)之一。 首先介紹了軟件無線電的理論基礎(chǔ)，并分析了它的硬件結(jié)構(gòu)和技術(shù)關(guān)鍵。軟件無線電的關(guān)鍵思路在于構(gòu)建一個通用的強大的硬件平臺，這也正是本課題的主要工作之一。而后，重點介紹了直序擴頻的理論基礎(chǔ)。對于發(fā)射機，其中最關(guān)鍵的是尋找一種相關(guān)特性卓越的偽隨機序列，本課題主要對m序列、OVSF碼和Gold碼進行了深入研究。最后，詳述了基于DDFS的數(shù)字調(diào)制技術(shù)和FPGA技術(shù)。 基于以上理論基礎(chǔ)研究，根據(jù)軟件無線電硬件結(jié)構(gòu)，開發(fā)了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴展口和SDRAM，考慮到通用性，設(shè)計中加入了足以開發(fā)出接收機的兩路40Mbps的高速ADC。FPGA的代碼開發(fā)也是核心內(nèi)容，本課題編寫了大量相應(yīng)的代碼，包括加擴模塊（含偽隨機序列發(fā)生器）、基于DDFS的數(shù)字調(diào)制模塊以及串口通信模塊、LCD驅(qū)動模塊，SDRAM Controller、ADC驅(qū)動模塊，并編寫了相應(yīng)的測試代碼。整個系統(tǒng)測試通過。關(guān)于硬件平臺設(shè)計和代碼開發(fā)，在本文第三章和第四章詳細(xì)介紹。 總體說來，本課題基于現(xiàn)有的理論發(fā)展，在充分理解相關(guān)理論的前提下，將主要經(jīng)歷集中于具體應(yīng)用的研究與開發(fā)，并取得了一定的成果。
上傳時間： 2013-06-27
上傳用戶：xauthu
隨著 EDA 技術(shù)及微電子技術(shù)的飛速發(fā)展，現(xiàn)場可編程門陣列(Field Programmable Gate Array，簡稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設(shè)計水平也達到了一個新的高度。基于FPGA的嵌入式系統(tǒng)設(shè)計為現(xiàn)代電子產(chǎn)品設(shè)計帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在FPGA上的典型例子，本文設(shè)計的指紋識別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設(shè)計。通過IP核技術(shù)和靈活的軟硬件編程，實現(xiàn)Nios Ⅱ?qū)PGA外圍器件的控制，并對指紋處理算法進行了改進，研究了指紋識別算法到Nios Ⅱ系統(tǒng)的移植。 本文首先闡述了指紋識別模塊的SOPC設(shè)計方案，然后是對模塊的詳細(xì)設(shè)計。在硬件方面，完成了指紋識別模塊的 FPGA 硬件設(shè)計，包括 FPGA 內(nèi)部的Nios Ⅱ系統(tǒng)硬件設(shè)計和 FPGA 外圍電路設(shè)計。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構(gòu)建成NiosⅡ硬件系統(tǒng)，后者是電源和時鐘電路、SDRAM存儲器電路、FLASH存儲器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實物硬件設(shè)計，給出了設(shè)計方法和電路連接圖。 在軟件方面，包括下面兩個內(nèi)容： 完成 FPGA 外圍器件程序設(shè)計，實現(xiàn)對外圍器件的操作。 深入的研究了指紋識別算法。對指紋圖像識別算法中的指紋圖像濾波和匹配算法進行了分析，提出了指紋圖像增強改進算法和匹配改進算法，通過試驗，改進后的指紋圖像濾波算法取得了較好的指紋圖像增強效果。改進后的匹配算法速度較快，誤識率較低。最后研究了指紋識別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實現(xiàn)。
上傳時間： 2013-06-12
上傳用戶：yx007699
指紋識別作為生物特征識別的一種，在身份識別上有著其他手段不可比擬的優(yōu)越性：人的指紋具有唯一性和穩(wěn)定性；隨著指紋傳感器性能的提高和價格的降低．指紋的采集相對容易；指紋識別算法已經(jīng)比較成熟
標(biāo)簽： 指紋識別 算法 硬件實現(xiàn)
上傳時間： 2013-07-28
上傳用戶：chongcongying
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
