本文介紹了一種基于現場可編程門陣列FPGA器件的電子密碼鎖的設計方法。重點闡述了紅外遙控電子密碼鎖的整體架構設計；介紹了一種由PT2248作為發送器，MIM-R1AA 38KHZ紅外一體化接收解調器作為接收器的紅外遙控系統的構建方法；詳細說明了如何運用EDA技術自頂向下的設計方法，來實現基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時，本論文詳細闡述了各模塊的功能及外部接口信號，給出了各模塊的仿真波形以及整個系統的測試流程和測試結果。本論文在介紹Spartan-3E系列FPGA芯片的特點和性能的同時，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設計完成的狀態機控制器分別實現液晶顯示控制器，通過比較分析得知KCPSM3實現的控制器，在對FPGA的資源利用方面更加合理，實現更加便捷。 本論文利用紅外遙控技術解鎖，大大提高了電子密碼鎖的安全性能；采用FPGA開發設計，所有算法完全由硬件電路來實現，使得系統的工作可靠性大為提高，同時由于FPGA具有在系統可編程功能，當設計需要更改時，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設計下載到FPGA中即可，無需更改外部電路的設計，大大提高了設計的效率。因此，采用FPGA開發的數字系統，不僅具有很高的工作可靠性，其升級與改進也極其方便。
上傳時間： 2013-06-19
上傳用戶：111111112
這份應用筆記描述了stm32硬件實現特性如電源提供，時鐘管理，重置控制，啟動模式的設置和調試管理。
上傳時間： 2013-06-29
上傳用戶：mhp0114
隨著數字電子技術的發展，數字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，FFT)在數字信號處理系統中起著很重要的作用，FFT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現場可編程門陣列(Field Programmable Gate Array，FPGA)是近年來迅速發展起來的新型可編程器件，在處理大規模數據方面，有極大的優勢。論文采用了在FPGA中實現FFT算法的方案。 數字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據實時處理的要求，給出了數字信號處理板的硬件設計方案并對硬件電路的實現進行了分析和說明。 依據數字系統的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據通用串行總線(Universial Serial Bus，USB)協議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現了設備的枚舉過程。
上傳時間： 2013-08-01
上傳用戶：Aidane
基于彩色路徑識別的視覺導航方法是當前自動導航小車領域的研究熱點和方向。視覺導航是指根據地面路徑和被控對象之間的位置偏差控制其運行的方向，因此，地面彩色路徑圖像的攝取及其識別處理就成為視覺導航系統中的基礎和關鍵。在當前的視覺導航系統設計中，圖像處理的硬件平臺都是基于通用微處理器，嵌入式微處理器或者DSP進行設計的。這些處理器一個共同的特點就是數據串行處理，而圖像處理過程涉及大量的并行處理操作，因此傳統的串行處理方式滿足不了圖像處理的實時性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實現圖像識別的并行處理方案，并據此設計一個智能圖像傳感器。該傳感器采用先進的FPGA技術，將圖像采集及其顯示，路徑的識別處理以及通信控制等模塊集成在一個芯片上，形成一個片上系統(SOC)。其主要功能是對所采集的彩色路徑圖像進行識別處理，獲得彩色路徑的坐標及其方向角，并將處理結果發送給上位機，為自動導航提供控制依據。 本文將彩色路徑的識別處理過程劃分為三個階段，第一階段為顏色聚類識別，以獲得二值路徑圖像，第二階段為數學形態學運算，用于對第一階段中獲得的二值圖像進行去斑處理，第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機的通信采用異步串行方式，由于上位機需要控制該傳感器執行多種任務，作者定義一種基于異步串行通信的應用層協議，用于上位機對傳感器的控制。在圖像的顯示中，為了彌補圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲器的圖像幀緩沖機制，通過VGA接口將采集的圖像實時地顯示出來。 根據上述思想，作者完成了系統的硬件電路設計，并對整個系統進行了現場調試。調試結果表明，傳感器系統的各個模塊都能正常工作，FPGA中的數字邏輯電路能夠實時地將路徑從圖像中準確地識別出來，.充分體現了FPGA對路徑圖像的高速處理優勢，達到了設計預期目標，在一定程度上豐富了路徑圖像識別處理的技術和方法。
上傳時間： 2013-04-24
上傳用戶：ghostparker
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-04-24
上傳用戶：大融融rr
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調制技術是一種恒包絡調制技術，具有頻譜利用率高、頻譜特性好等特點，廣泛應用于衛星通信和移動通信領域。 論文以某型偵收設備中OQPSK解調器的全數字化為研究背景，設計并實現了基于FPGA的全數字OQPSK調制解調器，其中調制器主要用于仿真未知信號，作為測試信號源。論文研究了全數字OQPSK調制解調的基本算法，包括成形濾波器、NCO模型、載波恢復、定時恢復等；完成了整個調制解調算法的MATLAB仿真。在此基礎上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發環境下設計并實現了各個算法模塊，并在硬件平臺上加以實現。通過實際現場測試，實現了對所偵收信號的正確解調。論文還實現了解調器的百兆以太網接口，使得系統可以方便地將解調數據發送給計算機進行后續處理。
上傳時間： 2013-05-19
上傳用戶：zl123！@#
本文主要研究一種隔離器高速數據通信卡設計，并對基于PCI總線的內外網數據通訊和交換的硬件編程實現進行詳細的說明，最后在pc機windows平臺下對數據通信卡進行吞吐量和穩定性的測試。 首先介紹了網絡安全的現狀以及物理網絡隔離的原理和重要性，并敘述了網絡隔離產品的發展，接著介紹網絡隔離系統，并提出硬件平臺的總體設計方案：重點敘述了網閘內外網通訊的硬件核心數據通信卡設計思路和數據的流程，以及基于FPGA的PCI接口外部邏輯設計，并對該數據通訊卡在windows平臺雙機之間通訊作了測試，并對測試結果作了分析。
上傳時間： 2013-07-30
上傳用戶：muyehuli
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
本文應用EDA技術，基于FPGA器件設計與實現UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現異步串行通信的接收、發送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構建其中，可根據實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規模的應用，而且采用Verilog輸入法與工藝性無關，利用系統設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數據傳輸的正確性，采用循環冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現。 實驗結果表明，基于EDA技術的現場可編程門陣列FPGA集成度高，結構靈活，設計方法多樣，開發周期短，調試方便，修改容易，采用FPGA較好地實現了串行數據的通信功能，并對數據作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。
上傳時間： 2013-04-24
上傳用戶：Altman
多普勒計程儀是根據聲波在水中的多普勒效應原理而制成的一種精密測速和計算航程的儀器，它是船用導航設備的重要組成之一。針對于多普勒計程儀的核心問題——頻率估計，本文提出了一種基于FPGA實現的多普勒測頻方案，它具有抗干擾能力強、運算速度快等特點。本論文主要是圍繞系統的測頻方案的設計與實現展開的。 本文主要研究工作包括：設計和調試基于FPGA的多普勒測頻系統的硬件電路；通過對測頻算法的研究，采用VHDL語言設計和實現系統的測頻算法和其它接口控制程序，并通過軟件仿真，測試設計的正確性。 測頻系統的硬件電路設計是本論文工作的主要部分之一，也是基于FPGA的多普勒測頻系統的核心部分。整個系統以FPGA作為主處理器，完成系統中所有的數字信號處理和外圍接口控制，同時，基于FPGA豐富的片內可編程邏輯資源和外部I/O資源，系統還擴展了豐富的通信接口(UART、USB和以太網接口)和顯示電路(LCD和LED)，使系統便于與PC機進行數據交換和控制。 系統的軟件實現是本文工作的另一重要部分。本文通過對測頻算法的研究，完成了基于VHDL實現的過零檢測法和FFT算法，同時也實現了對接收機信號的自動增益控制、信號采集和與計算機的通信功能等。
上傳時間： 2013-04-24
上傳用戶：121212121212
