差分對(duì)信號(hào)的設(shè)置與布線(xiàn)
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：wuchunzhong
分頻
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：redherr
數(shù)字電路講座:寄存器計(jì)數(shù)器分頻器
標(biāo)簽： 數(shù)字電路 寄存器 分頻器 講座
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：DXM35
數(shù)字水印作為一種防護(hù)技術(shù)，在數(shù)字產(chǎn)品的保護(hù)認(rèn)證方面越發(fā)顯得重要，成為當(dāng)前計(jì)算機(jī)領(lǐng)域研究的熱點(diǎn)問(wèn)題之一。提出了一種在空域采用分塊重復(fù)嵌入水印信息和HVS相結(jié)合的水印技術(shù)。實(shí)驗(yàn)結(jié)果說(shuō)明，分塊技術(shù)在空域的使用提高了水印的嵌入強(qiáng)度和降低計(jì)算復(fù)雜度，該算法在抵抗旋轉(zhuǎn)、裁剪、縮放方面等有較強(qiáng)能力；水印算法與HVS技術(shù)的有效性相結(jié)合，數(shù)字水印具有很好的掩蔽性。
標(biāo)簽： HVS 分塊 數(shù)字水印技術(shù)
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：qwerasdf
基于圖形處理器單元（GPU）提出了一種幀間差分與模板匹配相結(jié)合的運(yùn)動(dòng)目標(biāo)檢測(cè)算法。在CUDA-SIFT（基于統(tǒng)一計(jì)算設(shè)備架構(gòu)的尺度不變特征變換）算法提取圖像匹配特征點(diǎn)的基礎(chǔ)上，優(yōu)化隨機(jī)采樣一致性算法（RANSAC）剔除圖像中由于目標(biāo)運(yùn)動(dòng)部分產(chǎn)生的誤匹配點(diǎn)，運(yùn)用背景補(bǔ)償?shù)姆椒▽㈧o態(tài)背景下的幀間差分目標(biāo)檢測(cè)算法應(yīng)用于動(dòng)態(tài)情況，實(shí)現(xiàn)了動(dòng)態(tài)背景下的運(yùn)動(dòng)目標(biāo)檢測(cè)，通過(guò)提取目標(biāo)特征與后續(xù)多幀圖像進(jìn)行特征匹配的方法最終實(shí)現(xiàn)自動(dòng)目標(biāo)檢測(cè)。實(shí)驗(yàn)表明該方法對(duì)運(yùn)動(dòng)目標(biāo)較小、有噪聲、有部分遮擋的圖像序列具有良好的目標(biāo)檢測(cè)效果。
標(biāo)簽： 幀間差分 模板匹配 運(yùn)動(dòng)目標(biāo)檢測(cè)
上傳時(shí)間： 2013-10-09
上傳用戶(hù)：ifree2016
通過(guò)采用脈寬調(diào)制技術(shù),并自動(dòng)進(jìn)行反饋調(diào)節(jié),使得直流送絲電機(jī)的供電電壓隨電機(jī)扭矩的變化而改變,從而達(dá)到穩(wěn)定送絲速度的作用。
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：paladin
電路分析基礎(chǔ)電路分析基礎(chǔ)Fundamentals of Electric CircuitsFundamentals of Electric Circuits多媒體教學(xué)課件多媒體教學(xué)課件北京理工大學(xué)北京理工大學(xué)Beijing Institute of TechnologyBeijing Institute of Technology 目錄•第一章集總電路中電壓、電流的約束關(guān)系•第二章運(yùn)用獨(dú)立電流、電壓變量的分析方法•第四章分解法及單口網(wǎng)絡(luò)•第三章疊加方法與網(wǎng)絡(luò)函數(shù)•第六章電容元件和電感元件•第七章一階電路•第八章二階電路•第十章正弦穩(wěn)態(tài)功率和能量三相電路•第九章阻抗與導(dǎo)納•第十一章電路的頻率響應(yīng)•第十二章耦合電感和理想變壓器
標(biāo)簽： 電路分析基礎(chǔ)
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：asdstation
PCB布線(xiàn)的直角走線(xiàn)、差分走線(xiàn)和蛇形線(xiàn)基礎(chǔ)理論
標(biāo)簽： PCB 布線(xiàn) 差分走線(xiàn) 走線(xiàn)
上傳時(shí)間： 2013-10-10
上傳用戶(hù)：haohao
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程?！肮び破涫拢叵壤淦鳌保虼耍珽DA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開(kāi)發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類(lèi)方法：一種是按公司類(lèi)別進(jìn)行分類(lèi)，另一種是按功能進(jìn)行劃分。 若按公司類(lèi)別分，大體可分兩類(lèi)：一類(lèi)是EDA 專(zhuān)業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類(lèi)是PLD器件廠(chǎng)商為了銷(xiāo)售其產(chǎn)品而開(kāi)發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠(chǎng)商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開(kāi)發(fā)單位使用。 若按功能分，大體可以分為以下三類(lèi)。 (1) 集成的PLD/FPGA開(kāi)發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線(xiàn)→下載到器件等囊括所有PLD開(kāi)發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專(zhuān)業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類(lèi) 這類(lèi)軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門(mén)的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠(chǎng)家的軟件進(jìn)行布局和布線(xiàn)。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專(zhuān)業(yè)的邏輯綜合軟件，而不采用廠(chǎng)家提供的集成PLD/FPGA開(kāi)發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類(lèi) 這類(lèi)軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線(xiàn)（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門(mén)延時(shí)、線(xiàn)延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專(zhuān)業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專(zhuān)業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類(lèi)軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開(kāi)發(fā)工具，就支持多種第三方的EDA軟件，用戶(hù)可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開(kāi)發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：wxqman
信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問(wèn)題之一，如何在高速PCB 設(shè)計(jì)過(guò)程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面，差分線(xiàn)對(duì)具有很多優(yōu)勢(shì)，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線(xiàn)對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分線(xiàn)對(duì)設(shè)計(jì)。介紹了差分線(xiàn)對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn)，并給出具體設(shè)計(jì)方案。
上傳時(shí)間： 2014-12-24
上傳用戶(hù)：540750247
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
