該系統(tǒng)是一款磁卡閱讀存儲器，根據(jù)用戶要求解決了普通閱讀器只能實時連接計算機(jī)，不能單獨使用的問題。而且針對作為特殊用途的磁卡，要求三道磁道都記錄數(shù)據(jù)，并且第三磁道記錄格式與標(biāo)準(zhǔn)規(guī)定的記錄格式不同時，系統(tǒng)配套的應(yīng)用程序?qū)ζ渥隽苏_譯碼、顯示。 @@ 整個系統(tǒng)包括單片機(jī)控制的閱讀存儲器硬件部分，和配套使用的計算機(jī)界面應(yīng)用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲器芯片、串口電平轉(zhuǎn)換芯片等等，所有的工作過程都是由單片機(jī)控制。我們這里選用紫外線擦除的87C52單片機(jī)，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實現(xiàn)了磁信號到電信號的轉(zhuǎn)換。外部存儲器則是使用的8K Bytes的24LC65集成芯片，擴(kuò)展8片，總?cè)萘窟_(dá)到8×8K。 @@ MAXIM公司出品的MAX232實現(xiàn)了單片機(jī)TTL電平到RS232接口電平的轉(zhuǎn)換，從而與計算機(jī)串口實現(xiàn)硬件連接。 @@ 計算機(jī)界面顯示程序采用當(dāng)今使用最廣的面向?qū)ο缶幊陶Z言Visual Basic 6.0版本(以后簡稱VB)，并且使用VB帶有的串口通信控件MScomm，通過設(shè)置其屬性，使其和下位機(jī)單片機(jī)協(xié)議保持一致，進(jìn)而進(jìn)行正確的串口通信。關(guān)于磁道上數(shù)據(jù)記錄的譯碼，則是通過對每條磁道上數(shù)據(jù)記錄進(jìn)行多次實驗，認(rèn)真分析，進(jìn)而得到了各條磁道各自的編碼規(guī)則，按照其規(guī)則對其譯碼顯示。這部分程序也是通過VB編程語言實現(xiàn)的。另外，計算機(jī)應(yīng)用程序部分還實現(xiàn)了對下位機(jī)讀存器的擦除控制。 @@關(guān)鍵詞：磁卡，閱讀存儲器，單片機(jī)，串口通信，track3數(shù)據(jù)譯碼
上傳時間： 2013-08-05
上傳用戶：黃華強(qiáng)
雙向DC/DC變換器（Bi-directionalDC/DCconverters）是能夠根據(jù)需要調(diào)節(jié)能量雙向傳輸?shù)闹绷?直流變換器。隨著科技的發(fā)展，雙向DC/DC變換器的應(yīng)用需求越來越多，正逐步應(yīng)用到無軌電車、地鐵、列車、電動車等直流電機(jī)驅(qū)動系統(tǒng)，直流不間斷電源系統(tǒng)，航天電源等場合。一方面，雙向DC/DC變換器為這些系統(tǒng)提供能量，另一方面，又使可回收能量反向給供電端充電，從而節(jié)約能量。 大多數(shù)雙向DC/DC變換器采用復(fù)雜的輔助網(wǎng)絡(luò)來實現(xiàn)軟開關(guān)技術(shù)，本文所研究的Buck/Boost雙向的DC/DC變換器從拓?fù)渖辖鉀Q器件軟開關(guān)的問題；由于Buck/Boost雙向DC/DC變換器的電流紋波較大，這會帶來嚴(yán)重的電磁干擾，本文結(jié)合Buck/Boost雙向DC/DC變換器拓?fù)渑c磁耦合技術(shù)使電感電流紋波減小；由于在同一頻率下不同負(fù)載時電流紋波不同，本文在控制時根據(jù)負(fù)載改變PWM頻率，從而使輕載時的電流紋波均較小。 本文所研究的雙向DC/DC變換器采用DSP處理器進(jìn)行控制，其原因在于：目前沒有專門用于控制該Buck/Boost雙向DC/DC變換器的控制芯片，而DSP具有多路的高分辨率PWM，通過對DSP寄存器的配置可以實現(xiàn)Buck/Boost雙向DC/DC變換器的控制PWM；DSP具有多路高速的A/D轉(zhuǎn)換接口，并可以通過配合PWM完成對反饋采樣，具備一定的濾波功能。 本文所研究的數(shù)字雙向DC/DC變換器實現(xiàn)了在Buck模式下功率MOSFET的零電壓開通及零電壓關(guān)斷，電感電流的交迭使其電感輸出端電流紋波明顯變小，輕載時PWM頻率的提升也使得電流紋波變小。
標(biāo)簽： F2808 2808 320F DCDC
上傳時間： 2013-06-08
上傳用戶：cy_ewhat
電子功能模件是機(jī)電產(chǎn)品的基本組成部分，其水平高低直接決定整個機(jī)電產(chǎn)品的工作質(zhì)量。當(dāng)前PCB自動測試系統(tǒng)大多為歐美產(chǎn)品，價格相當(dāng)昂貴，遠(yuǎn)遠(yuǎn)超出我國中小電子企業(yè)的承受能力。為了提高我國中小企業(yè)電子設(shè)備的競爭力，本課題研發(fā)了適合于我國中小企業(yè)、價格低廉、使用方便的PCB路內(nèi)測試系統(tǒng)。 本文首先詳細(xì)介紹了PCB各種檢測技術(shù)的原理和特點，然后根據(jù)本課題面向的用戶群和他們對PCB測試的需求，組建PCB內(nèi)測試系統(tǒng)。本系統(tǒng)基于虛擬儀器設(shè)計思想，以PCB上模擬電子器件、組合邏輯電路及由其構(gòu)成的功能模塊等為被測對象，包括路內(nèi)測試儀、邏輯分析單元、信號發(fā)生器、高速數(shù)據(jù)采集器、多路通道掃描器及針床。其中：路內(nèi)測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現(xiàn)了被測對象與PCB上其他元器件的隔離，并采用自適應(yīng)測試方法提高測試結(jié)果的準(zhǔn)確度。邏輯分析單元主要采用反向驅(qū)動技術(shù)測試常見的組合邏輯電路。信號發(fā)生器能同時產(chǎn)生兩路正弦波、方波、斜波、三角波等常用波形。數(shù)據(jù)采集器能同時采集四路信號，以USB接口與主機(jī)通訊。多路通道掃描器采用小型繼電器陣列來實現(xiàn)，可擴(kuò)展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。 實踐表明，本系統(tǒng)能對常用電子功能模件進(jìn)行自動測試，基本達(dá)到了預(yù)期目標(biāo)。
標(biāo)簽： PCB 故障診斷 測試系統(tǒng)
上傳時間： 2013-06-06
上傳用戶：klds
本論文針對6kV/400kW三相異步電動機(jī)的中壓變頻器試驗裝置，從分析目前中壓變頻器常用的主回路拓?fù)淙胧郑敿?xì)闡述并分析了本文研究的單元串聯(lián)型中壓變頻器控制系統(tǒng)。 本文首先從理論上分析了多單元串聯(lián)型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統(tǒng)。通過矢量補償定子壓降，進(jìn)行轉(zhuǎn)差補償和對電機(jī)電流進(jìn)行限制控制，實現(xiàn)了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時，本文將Siemens公司通用變頻器的時隙、連接紙的概念運用到中壓變頻器控制領(lǐng)域。增加了系統(tǒng)的可變性，自由性和方便性。設(shè)計了具有系統(tǒng)組態(tài)功能的模塊化軟件，其中著重對控制軟件中的幾個重要功能進(jìn)行了分析討論。這些重要功能模塊有：控制字和狀態(tài)字、順序控制、V/f曲線、給定積分器、基于電壓補償?shù)妮敵鲎詣臃€(wěn)壓算法、通訊功能等。 中壓變頻器在實驗室設(shè)計為6kV/22kW試驗系統(tǒng)，實際設(shè)計為6kV/400kW的變頻系統(tǒng)裝置。本文給出了實驗室調(diào)試結(jié)果及分析。實驗結(jié)果表明，該中壓變頻器能夠安全、穩(wěn)定地運行。
上傳時間： 2013-04-24
上傳用戶：mingaili888
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實意義。 本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時間： 2013-06-24
上傳用戶：myworkpost
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進(jìn)行實時監(jiān)控，如果每一路視頻信號都占用一個監(jiān)視器屏幕，則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲控制模塊和圖像合成模塊的設(shè)計，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設(shè)計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進(jìn)行動態(tài)配置等方法，實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計和進(jìn)一步擴(kuò)展功能，同時提高了系統(tǒng)的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
光纖布拉格光柵(Fiber Bragg Grating)傳感器是近幾年光纖傳感技術(shù)領(lǐng)域的研究熱點，光纖光柵傳感器可以工作在強(qiáng)電磁場、高溫有腐蝕性的以及有爆炸危險性的惡劣環(huán)境中，且易于將多個光纖光柵串聯(lián)在一起構(gòu)成光纖光柵陣列，實現(xiàn)分布式傳感，這是其他傳感元件所不及的。 本文設(shè)計了光纖光柵傳感網(wǎng)絡(luò)可調(diào)諧法布里-珀羅(Fabry-Perot)腔解調(diào)測試系統(tǒng)。系統(tǒng)主要分光路和電路兩部分，在光路部分，研究了光纖光柵解調(diào)技術(shù)，分析和比較了幾種常見的波長解調(diào)方法，由于F-P腔調(diào)諧范圍寬，可以實現(xiàn)多點測量，因此決定采用可調(diào)諧F．P腔法進(jìn)行信號解調(diào)。對可調(diào)諧 F-P腔解調(diào)法做了理論分析和研究，并通過Matlab仿真對影響F-P濾波效果的腔長和反射率兩個參數(shù)進(jìn)行了優(yōu)化設(shè)計。在電路部分，首先設(shè)計整形電路將光電探測器的輸出信號整形成矩形脈沖信號，設(shè)計了計算中心波長的方法，最后搭建了硬件電路來驗證中心波長的計算方法。硬件電路以 Philips公司的 LPC2214 為核心處理器。該硬件電路包括電源電路，復(fù)位電路，串口電路，JTAG 調(diào)試接口，數(shù)碼管顯示等。軟件方面，設(shè)計了相關(guān)的軟件程序和模擬信號源，最后利用模擬信號源作為該解調(diào)測試系統(tǒng)的信號進(jìn)行實驗驗證，得出實驗數(shù)據(jù)，經(jīng)過分析驗證了該解調(diào)測試系統(tǒng)的可行性。
標(biāo)簽： ARM 光纖光柵 傳感網(wǎng)絡(luò) 解調(diào)器
上傳時間： 2013-05-26
上傳用戶：hooooor
本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗證這個模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計硬件電路,設(shè)計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實驗調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗,同時對設(shè)計方法進(jìn)行驗證.驗證結(jié)果完全符合設(shè)計目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時間： 2013-07-17
上傳用戶：wfl_yy
遙感圖像在人類生活和軍事領(lǐng)域的應(yīng)用日益廣泛，適合各種要求的遙感圖像編碼技術(shù)具有重要的現(xiàn)實意義。基于小波變換的內(nèi)嵌編碼技術(shù)已成為當(dāng)前靜止圖像編碼領(lǐng)域的主流，其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內(nèi)嵌編碼算法。這種算法具有碼流可隨機(jī)獲取以及良好的恢復(fù)圖像質(zhì)量等特性，因此成為實際應(yīng)用中首選算法。隨著對圖像編碼技術(shù)需求的不斷增長，尤其是在軍事應(yīng)用領(lǐng)域如衛(wèi)星偵察等方面，這種編碼算法亟待轉(zhuǎn)換為可應(yīng)用的硬件編碼器。 在靜止圖像編碼領(lǐng)域，高性能的圖像編碼器設(shè)計一直是相關(guān)研究人員不懈追求的目標(biāo)。本文針對靜止圖像編碼器的設(shè)計作了深入研究，并致力于高性能的圖像編碼算法實現(xiàn)結(jié)構(gòu)的研究，提出了具有創(chuàng)新性的降低計算量、存儲量，提高壓縮性能的算法實現(xiàn)結(jié)構(gòu)，并成功應(yīng)用于圖像編碼硬件系統(tǒng)中。這個方案還支持壓縮比在線可調(diào)，即在不改變硬件框架的條件下可按用戶要求實現(xiàn)16倍到2倍的壓縮，以適應(yīng)不同的應(yīng)用需求。本文所做的工作包括了兩個部分。 1．一種基于行的實時提升小波變換實現(xiàn)結(jié)構(gòu)：該結(jié)構(gòu)同時處理行變換和列變換，并且在圖像邊界采用對稱擴(kuò)展輸出邊界數(shù)據(jù)，使得圖像小波變換時間與傳統(tǒng)的小波變換相比提高了將近2.6倍，提高了硬件系統(tǒng)的實時性。該結(jié)構(gòu)還合理地利用和調(diào)度內(nèi)部緩沖器，不需要外部緩沖器，大大降低了硬件系統(tǒng)對存儲器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結(jié)構(gòu)：在該編碼結(jié)構(gòu)中，空間定位生成樹采用深度優(yōu)先遍歷方式，比特平面同時處理極大地提高了編碼速度。
上傳時間： 2013-06-17
上傳用戶：abc123456.
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
