從實(shí)際應(yīng)用的角度出發(fā)介紹了內(nèi)置HD61202 圖形液晶顯示模塊的結(jié)構(gòu)特性，液晶顯示模塊的硬件接口電路及編程要點(diǎn)，并對(duì)其正常工作的條件、控制指令系統(tǒng)及編程思路進(jìn)行了探討。
標(biāo)簽： 61202U 61202 HD 圖形液晶
上傳時(shí)間： 2013-06-05
上傳用戶：ywqaxiwang
CH452 是數(shù)碼管顯示驅(qū)動(dòng)和鍵盤(pán)掃描控制芯片。CH452內(nèi)置時(shí)鐘振蕩電路，可以動(dòng)態(tài)驅(qū)動(dòng)8 位數(shù) 碼管或者64 只LED，具有BCD 譯碼、閃爍、移位、段位尋址、光柱譯碼等功能；同時(shí)還可以進(jìn)行64
上傳時(shí)間： 2013-05-27
上傳用戶：love1314
隨著USB接口性能的不斷增強(qiáng)，USB接口被廣泛應(yīng)用到各種硬件設(shè)備上。如今在Linux操作系統(tǒng)中，針對(duì)USB設(shè)備的驅(qū)動(dòng)編程工作越來(lái)越受到重視。本課題在以S3C2410處理器為基礎(chǔ)的硬件平臺(tái)上，對(duì)Linux操作系統(tǒng)環(huán)境下USB設(shè)備驅(qū)動(dòng)工作原理進(jìn)行了研究。在理解USB協(xié)議的基礎(chǔ)上完成了S3C2410處理器內(nèi)置USB設(shè)備控制器固件和驅(qū)動(dòng)程序的編寫(xiě)調(diào)試等方面的工作。 固件程序工作在硬件設(shè)備上，通過(guò)它控制設(shè)備的正常工作，負(fù)責(zé)與主機(jī)端的通信會(huì)話。由于本課題中的USB設(shè)備控制器是3C2410處理器的片內(nèi)外設(shè)，因此固件程序要管理整個(gè)S3C2410處理器的工作。在處理器開(kāi)機(jī)工作時(shí)，固件程序首先完成包括USB設(shè)備控制器在內(nèi)的整個(gè)處理器的初始化，然后與主機(jī)共同進(jìn)行USB設(shè)備的枚舉，最后進(jìn)入循環(huán)等待主機(jī)端發(fā)起通信。當(dāng)主機(jī)發(fā)起通信時(shí)，處理器產(chǎn)生USB中斷，固件程序調(diào)用中斷處理函數(shù)。 在Linux操作系統(tǒng)中，內(nèi)核通過(guò)調(diào)用驅(qū)動(dòng)中提供的標(biāo)準(zhǔn)接口將應(yīng)用程序中對(duì)設(shè)備的操作映射到具體的硬件設(shè)備。驅(qū)動(dòng)程序中包括向驅(qū)動(dòng)注冊(cè)，驅(qū)動(dòng)支持設(shè)備列表信息以及各種系統(tǒng)調(diào)用具體實(shí)現(xiàn)等方面。USB接口所支持的四種傳輸方式，根據(jù)S3C2410內(nèi)置USB設(shè)備控制器的功能屬性，在驅(qū)動(dòng)中采用了塊傳輸?shù)膫鬏敺绞?，通過(guò)URB的方式實(shí)現(xiàn)對(duì)設(shè)備的讀寫(xiě)操作。 最后設(shè)計(jì)一個(gè)簡(jiǎn)單文件傳輸系統(tǒng)對(duì)固件和驅(qū)動(dòng)程序進(jìn)行了測(cè)試。測(cè)試系統(tǒng)中主機(jī)端通過(guò)USB接口傳輸一個(gè)wav格式的音頻文件，設(shè)備端接收到數(shù)據(jù)保存在內(nèi)存中。
標(biāo)簽： Linux ARM USB 驅(qū)動(dòng)實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：liuchee
根據(jù)機(jī)械電子工程類專業(yè)測(cè)控實(shí)驗(yàn)教學(xué)平臺(tái)數(shù)據(jù)采集的需要，在綜合考慮成本和性能基礎(chǔ)上，提出以為主處理芯片的數(shù)據(jù)采集卡設(shè)計(jì)方案。 該方案的主要特點(diǎn)是，使用基于ARM7TDMI內(nèi)核的，工作主頻最高可達(dá)44MHz；內(nèi)置高性能的ADC和DAC模塊，采樣速度最高可達(dá)1MSPS，采樣精度為12位；模擬信號(hào)輸入通道最多可達(dá)16路，模擬信號(hào)輸出通道最高可達(dá)4路；具有豐富的外設(shè)資源可以使用，GPIO口數(shù)目最高可達(dá)40個(gè)。 在設(shè)計(jì)中采用了模塊化思想，將系統(tǒng)分為四個(gè)功能模塊：主模塊的功能是控制ADC進(jìn)行信號(hào)采集和DAC進(jìn)行模擬信號(hào)輸出；模擬信號(hào)模塊的作用是對(duì)傳感器輸入信號(hào)和DAC輸出波形進(jìn)行簡(jiǎn)單的調(diào)理；數(shù)字信號(hào)模塊引出32路數(shù)字I/O口，可用于需要采集數(shù)字量的場(chǎng)合；JTAG模塊可進(jìn)行程序的調(diào)試和下載，對(duì)于數(shù)據(jù)采集卡的二次開(kāi)發(fā)有很大的作用。 在本數(shù)據(jù)采集卡上，嘗試進(jìn)行了μC/OSⅡ操作系統(tǒng)的移植，成功實(shí)現(xiàn)了四個(gè)任務(wù)的管理。在實(shí)際應(yīng)用中，工作數(shù)小時(shí)仍可保持正常的運(yùn)行。 為檢驗(yàn)數(shù)據(jù)采集卡的串口通訊能力，利用LabVIEW程序讀取下位機(jī)串口發(fā)送的已采集到的數(shù)據(jù)，進(jìn)行波形圖繪制。 為檢驗(yàn)本數(shù)據(jù)采集卡的ADC和DAC精度，設(shè)計(jì)實(shí)驗(yàn)利用DAC輸出波形，并利用ADC將采集到的波形通過(guò)LabVIEW顯示，測(cè)量結(jié)果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內(nèi)，表明本數(shù)據(jù)采集卡已基本實(shí)現(xiàn)預(yù)期設(shè)計(jì)指標(biāo)。
標(biāo)簽： ARM 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-04-24
上傳用戶：bruce
GPS以全天候、高精度、自動(dòng)化、高效益等顯著特點(diǎn)，贏得廣大測(cè)繪工作者的信賴，而一體化GPS接收機(jī)更是具有全內(nèi)置、防水、耐寒以及操作方便、適用范圍廣等優(yōu)點(diǎn)，己經(jīng)廣泛應(yīng)用于控制測(cè)量和大地測(cè)量中。隨著全球定位系統(tǒng)的不斷改進(jìn)，硬、軟件的不斷完善，應(yīng)用領(lǐng)域正在不斷地開(kāi)拓，目前已遍及國(guó)民經(jīng)濟(jì)各種部門(mén)，并開(kāi)始逐步深入人們的日常生活。 本文介紹了GPS系統(tǒng)的特點(diǎn)、工作原理、課題背景、國(guó)內(nèi)外相關(guān)產(chǎn)品的現(xiàn)狀以及發(fā)展趨勢(shì)，闡述了GPS接收機(jī)的設(shè)計(jì)原理。文章認(rèn)為，GPS接收機(jī)中的微處理器的性能直接影響整機(jī)的性能，相比較其它微處理器，ARM微處理器具有一些獨(dú)特的優(yōu)勢(shì)。文章了ARM系列微處理器尤其是ARM7微處理器的性能特點(diǎn)，并給出了利用ARM7微處理器LPC2138芯片和xc3s1000型FPGA設(shè)計(jì)GPS接收機(jī)的實(shí)際設(shè)計(jì)和調(diào)試方案，并對(duì)此方案進(jìn)行了論證，同時(shí)給出了各個(gè)功能模塊的軟硬件實(shí)現(xiàn)過(guò)程，并對(duì)樣機(jī)進(jìn)行了性能指標(biāo)測(cè)試。
標(biāo)簽： ARM GPS 芯片 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：kakuki123
瑞芯Rknano主要技術(shù)參數(shù) ARM + Hardware Accelerator ，最大主頻120M 支持8/16位LCD，支持MCU屏，最大分辨率160x128 支持SD、I2S、I2C接口，內(nèi)置PWM控制器 8bit ECC NAND FLASH控制器，支持4片選，SLC/MCL
標(biāo)簽： Rknano 瑞芯 技術(shù)參數(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：christopher
FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來(lái)越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對(duì)時(shí)鐘的要求也越來(lái)越高。在FPGA中嵌入時(shí)鐘發(fā)生器對(duì)解決該問(wèn)題是一個(gè)不錯(cuò)的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號(hào)特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計(jì)算表達(dá)式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時(shí)鐘發(fā)生器設(shè)計(jì)中的關(guān)鍵指標(biāo)，本工作對(duì)此進(jìn)行了較為詳細(xì)的分析。相位噪聲和抖動(dòng)是衡量時(shí)鐘信號(hào)的兩個(gè)主要指標(biāo)。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動(dòng)和由抖動(dòng)分析噪聲的解析表達(dá)式關(guān)系，并討論了環(huán)路低噪聲設(shè)計(jì)的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計(jì)了200MHz電荷泵鎖相環(huán)時(shí)鐘發(fā)生器，并進(jìn)行了仿真。設(shè)計(jì)中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強(qiáng)電路對(duì)電源和襯底噪聲的抑制作用。通過(guò)增加限流管，改善電荷泵中的開(kāi)關(guān)的非理想特性。
標(biāo)簽： FPGA 200 MHz 內(nèi)嵌
上傳時(shí)間： 2013-04-24
上傳用戶：變形金剛
利用混沌的對(duì)初值和參數(shù)敏感、偽隨機(jī)以及遍歷等特性設(shè)計(jì)的加密方案,相對(duì)傳統(tǒng)加密方案而言,表現(xiàn)出許多優(yōu)越性能,尤其在快速置亂和擴(kuò)散數(shù)據(jù)方面.目前,大多數(shù)混沌密碼傾向于軟件實(shí)現(xiàn),這些實(shí)現(xiàn)方案中數(shù)據(jù)串行處理且吞吐量有限,因而不適合硬件實(shí)現(xiàn).該論文分別介紹了適合FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)并行實(shí)現(xiàn)的序列密碼和分組密碼方案.序列密碼方案,對(duì)傳統(tǒng)LFSR(線性反饋移位寄存器)進(jìn)行改進(jìn),采用非線性的混沌方程代替LFSR中的線性反饋方程,進(jìn)而構(gòu)造出基于混沌偽隨機(jī)數(shù)發(fā)生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴(kuò)展到三維空間;同時(shí),引入另一種混沌映射對(duì)圖像數(shù)據(jù)進(jìn)行擴(kuò)散操作,以有效地抵抗統(tǒng)計(jì)和差分攻擊.對(duì)于這兩種方案,文中給出了VHDL(硬件描述語(yǔ)言)編程、FPGA片內(nèi)功能模塊設(shè)計(jì)、加密效果以及硬件性能分析等.其中,序列密碼硬件實(shí)現(xiàn)方案,在不考慮通信延時(shí)的情況下,可以達(dá)到每秒61.622兆字節(jié)的加密速度.實(shí)驗(yàn)結(jié)果表明,這兩種加密算法的FPGA實(shí)現(xiàn)方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
標(biāo)簽： FPGA 混沌 加密芯片 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶：yx007699
隨著數(shù)字信號(hào)處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個(gè)主要問(wèn)題是：速度、設(shè)計(jì)規(guī)模、功耗和開(kāi)發(fā)周期。因此許多數(shù)字信號(hào)處理的實(shí)現(xiàn)方法被提出，其中基于FPGA的實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。本文分為兩個(gè)主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計(jì)的基本方法及設(shè)計(jì)流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開(kāi)發(fā)的設(shè)計(jì)方式—基于SystemGenerator的設(shè)計(jì)方式，這種設(shè)計(jì)方式向數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實(shí)現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對(duì)直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對(duì)轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡(jiǎn)化加法器圖，并結(jié)合實(shí)例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實(shí)現(xiàn)方法，二叉樹(shù)和Wallace樹(shù)，并在Wallace樹(shù)的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實(shí)現(xiàn)結(jié)構(gòu)在實(shí)現(xiàn)采樣字長(zhǎng)與系數(shù)字長(zhǎng)均為l比特的FIR濾波器時(shí)，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實(shí)現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點(diǎn)及其適用性，并給出了一個(gè)帶通濾波器的設(shè)計(jì)實(shí)例。 論文的研究成果已應(yīng)用于“北斗一號(hào)”導(dǎo)航定位接收機(jī)中。
標(biāo)簽： FPGA 數(shù)字濾波器 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-08-01
上傳用戶：Andy123456
本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法，該方法是基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先，從相位測(cè)量的原理出發(fā)，分析了傳統(tǒng)相位計(jì)的缺點(diǎn)，給出了一種高可靠性的相位檢測(cè)實(shí)用算法，其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換，通過(guò)頻譜分析，實(shí)現(xiàn)對(duì)參考信號(hào)和測(cè)量信號(hào)初相位的檢測(cè)，并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心FFT算法中的優(yōu)勢(shì)。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲(chǔ)的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語(yǔ)言)語(yǔ)言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實(shí)現(xiàn)的FFT算法無(wú)論在速度和精度上都滿足了相位測(cè)量的需要，其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
標(biāo)簽： FPGA 數(shù)字 相位計(jì)
上傳時(shí)間： 2013-05-16
上傳用戶：lgs12321
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
