本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來(lái)實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過(guò)程。 然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái)，與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。 最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線(xiàn)電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開(kāi)發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：haohaoxuexi
本文對(duì)OFDM基帶調(diào)制解調(diào)系統(tǒng)的：FPGA設(shè)計(jì)進(jìn)行了研究和論述，重點(diǎn)實(shí)現(xiàn)其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調(diào)制的原理和OFDM基帶調(diào)制解調(diào)系統(tǒng)的總體設(shè)計(jì)，以及FPGA設(shè)計(jì)的基本原則。接著介紹了RS碼的編碼原理和時(shí)域迭代譯碼算法，在此基礎(chǔ)上設(shè)計(jì)實(shí)現(xiàn)RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實(shí)現(xiàn)成形濾波器的結(jié)構(gòu)，采用多相結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)了平方根升余弦滾降濾波器。
標(biāo)簽： FPGA OFDM 基帶 調(diào)制系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶(hù)：TF2015
軟件開(kāi)發(fā)環(huán)境：ISE 7.1i 硬件開(kāi)發(fā)環(huán)境：紅色颶風(fēng)II代－Xilinx版 1. 本實(shí)例用于控制開(kāi)發(fā)板上面的SDRAM完成讀寫(xiě)功能； 先向SDRAM里面寫(xiě)數(shù)據(jù)，然后再將數(shù)據(jù)讀出來(lái)做比較，如果不匹配就通過(guò)LED變亮顯示出來(lái)，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開(kāi)發(fā)版上面驗(yàn)證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測(cè)試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調(diào)試下載文件。
標(biāo)簽： Modelsim SDRAM 讀寫(xiě) 控制
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ZJX5201314
可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪(fǎng)問(wèn)存儲(chǔ)器沖突的問(wèn)題。 本論文在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開(kāi)發(fā)板。該開(kāi)發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿(mǎn)足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開(kāi)發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開(kāi)發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ziyu_job1234
本書(shū)是一本電子技術(shù)的入門(mén)讀物。書(shū)中以圖解的形式，較系統(tǒng)地介紹了電子技術(shù)的基本知識(shí)，內(nèi)容涉及模擬萬(wàn)用表和數(shù)字萬(wàn)用表的基本性能和使用方法，常用元器件和集成電路的識(shí)別和檢測(cè)方法，印制電路板的制作方法，元器件的代用與自制的技巧，以及自制萬(wàn)用表、信號(hào)發(fā)生器、無(wú)線(xiàn)電檢測(cè)儀常等用電子儀表和知識(shí)和技能，重點(diǎn)突出了實(shí)用技術(shù)和操作方法。全書(shū)圖文并茂，直觀易懂，內(nèi)容豐富，實(shí)用性強(qiáng)。
標(biāo)簽： 圖解 電子技術(shù) 快速入門(mén)
上傳時(shí)間： 2013-06-06
上傳用戶(hù)：哇哇哇哇哇
Quartus II 軟件5.0在高密度FPGA設(shè)計(jì)上具有性能和效率領(lǐng)先優(yōu)勢(shì)。此版本首次展示了業(yè)內(nèi)編譯增強(qiáng)技術(shù)以及多種新的高密度設(shè)計(jì)高效特性。 Quartus II軟件5.0的新特性和增強(qiáng)功能包括： 編譯和時(shí)序逼近的增強(qiáng)特性 編譯增強(qiáng)特性縮短近70％編譯時(shí)間 編譯增強(qiáng)特性使設(shè)計(jì)人員能夠根據(jù)綜合和適配的需要，將設(shè)計(jì)劃分為物理和邏輯分區(qū)，在特定設(shè)計(jì)分區(qū)上實(shí)施物理綜合等高級(jí)優(yōu)化技術(shù)，保持其他模塊性能不變，從而提高時(shí)序逼近效率。SignalTap? II 嵌入式邏輯分析儀也可以采用該技術(shù)加速實(shí)現(xiàn)驗(yàn)證迭代。 時(shí)
標(biāo)簽： QuartusII
上傳時(shí)間： 2013-06-06
上傳用戶(hù)：dapangxie
在3G移動(dòng)通信網(wǎng)絡(luò)建設(shè)中，如何實(shí)現(xiàn)密集城區(qū)的無(wú)線(xiàn)網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠(yuǎn)單元兩個(gè)設(shè)備，這樣既節(jié)省空間、降低設(shè)置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機(jī)用于WCDMA基站系統(tǒng)的射頻拉遠(yuǎn)單元中，實(shí)現(xiàn)移動(dòng)通信網(wǎng)中射頻信號(hào)的傳輸工作。 數(shù)字收發(fā)機(jī)主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點(diǎn)是數(shù)字上下變頻處理部分。設(shè)計(jì)采用軟件無(wú)線(xiàn)電的架構(gòu)和FPGA技術(shù)，所設(shè)計(jì)的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實(shí)現(xiàn)多種頻率的變頻處理，極大地降低了開(kāi)發(fā)成本，且縮短了開(kāi)發(fā)周期。 根據(jù)系統(tǒng)設(shè)計(jì)的設(shè)計(jì)要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級(jí)的開(kāi)發(fā)工具，應(yīng)用Quartus Ⅱ作為綜合、布局布線(xiàn)工具實(shí)現(xiàn)數(shù)字上下變頻處理部分設(shè)計(jì)。 本文的主要研究工作包括以下幾個(gè)部分： (1)對(duì)數(shù)字收發(fā)機(jī)的整體結(jié)構(gòu)進(jìn)行分析研究，確定數(shù)字收發(fā)機(jī)的實(shí)現(xiàn)結(jié)構(gòu)和各個(gè)部分的功能； (2)通過(guò)對(duì)數(shù)字上下變頻的相關(guān)理論的研究，分析出數(shù)字上下變頻的結(jié)構(gòu)、實(shí)現(xiàn)方法及性能； (3)通過(guò)對(duì)數(shù)控振蕩器、CIC濾波器、FIR濾波器進(jìn)行理論研究、內(nèi)部實(shí)現(xiàn)結(jié)構(gòu)以及性能分析，得出具體的參數(shù)和仿真實(shí)現(xiàn)結(jié)構(gòu)； (4)使用FPGA中的IP核技術(shù)來(lái)實(shí)現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進(jìn)行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實(shí)現(xiàn)結(jié)果； (5)對(duì)高速收發(fā)通道進(jìn)行了研究和設(shè)計(jì)，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu)，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實(shí)現(xiàn)了數(shù)字收發(fā)機(jī)的信號(hào)的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽： FPGA 數(shù)字 收發(fā)機(jī) 信號(hào)處理
上傳時(shí)間： 2013-06-21
上傳用戶(hù)：zhuo0008
正交頻分復(fù)用(OFDM，Orthogonal Frequency Division Multiplexing)技術(shù)作為一種可以有效對(duì)抗信號(hào)波形間干擾的高速傳輸技術(shù)，引起了廣泛關(guān)注。它利用許多并行的、傳輸?shù)退俾蕯?shù)據(jù)的子載波來(lái)實(shí)現(xiàn)高速率的通信。它的特點(diǎn)是各子載波相互正交，所以擴(kuò)頻調(diào)制后的頻譜可以相互重疊，不但減小了子載波問(wèn)的相互干擾，還大大提高了頻譜利用率。由于OFDM的高頻譜利用率、易于硬件實(shí)現(xiàn)、對(duì)抗頻率選擇性衰落和窄帶干擾的能力突出等優(yōu)點(diǎn)，它成為第四代移動(dòng)通信的首選技術(shù)，是當(dāng)前移動(dòng)通信技術(shù)研究的熱點(diǎn)問(wèn)題。 本文概括的介紹了OFDM系統(tǒng)的基本概念、基本工作原理和關(guān)鍵技術(shù)，重點(diǎn)討論了如何在FPGA上實(shí)現(xiàn)OFDM低中頻收發(fā)信機(jī)。基于這些理論知識(shí)，確定了OFDM低中頻收發(fā)信機(jī)系統(tǒng)實(shí)現(xiàn)方案，并選擇ALTERA公司的Cyclone
標(biāo)簽： FPGA OFDM 全數(shù)字 收發(fā)信機(jī)
上傳時(shí)間： 2013-06-29
上傳用戶(hù)：水瓶kmoon5
當(dāng)前正處于第三代移動(dòng)通信技術(shù)發(fā)展的關(guān)鍵時(shí)期，各種與3G相關(guān)的無(wú)線(xiàn)網(wǎng)絡(luò)終端的需求量與日俱增。為3G無(wú)線(xiàn)網(wǎng)絡(luò)終端選擇一個(gè)高性能的處理器，并且提供一套完整的系統(tǒng)解決方案，滿(mǎn)足3G時(shí)代人們對(duì)數(shù)據(jù)通信業(yè)務(wù)的需求，無(wú)疑是一個(gè)有意義且亟待解決的重要問(wèn)題。 OMAP(Open Multimedia Applications Platform)是美國(guó)德州公司(TI)推出的專(zhuān)門(mén)為支持第三代(3G)無(wú)線(xiàn)終端應(yīng)用而設(shè)計(jì)的應(yīng)用處理器體系結(jié)構(gòu)。OMAP處理器平臺(tái)堪稱(chēng)無(wú)線(xiàn)技術(shù)發(fā)展的里程碑，它提供了語(yǔ)音、數(shù)據(jù)和多媒體所需的帶寬和功能，可以極低的功耗為高端3G無(wú)線(xiàn)設(shè)備提供極佳的性能。 本文的研究?jī)?nèi)容是開(kāi)發(fā)基于OMAP5910處理器的具有多個(gè)擴(kuò)展接口的嵌入式開(kāi)發(fā)平臺(tái)，以及攝像頭顯示驅(qū)動(dòng)程序，以便能為3G相關(guān)的無(wú)線(xiàn)網(wǎng)絡(luò)終端提供一個(gè)系統(tǒng)級(jí)的解決方案，本文首先介紹了OMAP技術(shù)的特點(diǎn)和優(yōu)點(diǎn)，并對(duì)OMAP5910處理器的硬件結(jié)構(gòu)進(jìn)行了簡(jiǎn)單說(shuō)明，在此基礎(chǔ)上提出了基于OMAP5910嵌入式平臺(tái)的FPGA設(shè)計(jì)，包括用FPGA擴(kuò)展的接口：觸摸屏接口，硬盤(pán)接口，以太網(wǎng)接口；控制的接口：USB口，串口；以及實(shí)現(xiàn)的功能：與OMAP5910處理器的通信功能，中斷控制功能，選擇啟動(dòng)順序功能，復(fù)位延時(shí)功能。然后介紹了基于OMAP5910的攝像顯示系統(tǒng)的硬件設(shè)計(jì)，主要包括攝像頭接口和攝像頭模塊，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系統(tǒng)下攝像頭驅(qū)動(dòng)程序的完整實(shí)現(xiàn)過(guò)程。
標(biāo)簽： FPGA 擴(kuò)展 接口設(shè)計(jì) 攝像頭
上傳時(shí)間： 2013-05-24
上傳用戶(hù)：mfhe2005
隨著第三代移動(dòng)通信系統(tǒng)(3G)向商業(yè)化的邁進(jìn)，以及超三代(Beyond 3G) 或被稱(chēng)之為第四代(4G)移動(dòng)通信系統(tǒng)的發(fā)展，對(duì)更高速率、更大容量和更好服務(wù)質(zhì)量的通信系統(tǒng)的需求正在不斷增長(zhǎng)。另一方面，可利用的無(wú)線(xiàn)頻譜資源是有限...
標(biāo)簽： FPGA 空時(shí)分組碼
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：mslj2008
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
