亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

無(wú)速度傳感器

  • 基于FPGA的混沌加密芯片技術研究

    利用混沌的對初值和參數敏感、偽隨機以及遍歷等特性設計的加密方案,相對傳統加密方案而言,表現出許多優越性能,尤其在快速置亂和擴散數據方面.目前,大多數混沌密碼傾向于軟件實現,這些實現方案中數據串行處理且吞吐量有限,因而不適合硬件實現.該論文分別介紹了適合FPGA(現場可編程門陣列)并行實現的序列密碼和分組密碼方案.序列密碼方案,對傳統LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構造出基于混沌偽隨機數發生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數據進行擴散操作,以有效地抵抗統計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內功能模塊設計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節的加密速度.實驗結果表明,這兩種加密算法的FPGA實現方案是可行的,并且能夠得到較高的安全性和較快的加密速度.

    標簽: FPGA 混沌 加密芯片 技術研究

    上傳時間: 2013-04-24

    上傳用戶:yx007699

  • 基于FPGA的機載二次雷達硬件系統

    二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.

    標簽: FPGA 機載 二次雷達 硬件系統

    上傳時間: 2013-04-24

    上傳用戶:西伯利亞狼

  • 3KW光伏并網逆變器的軟件畢業設計設計論文

    不錯的畢業論文 很詳細的介紹了光伏逆變器設計方法

    標簽: 3KW 光伏并網 逆變器 軟件

    上傳時間: 2013-04-24

    上傳用戶:nanshan

  • 基于FPGA的數字化通用PWM控制器設計

    如今電力電子電路的控制旨在實現高頻開關的計算機控制,并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經濟、高速度、低功耗等優勢,又具有全集成化、適用性強,便于開發和維護(升級)等顯著優點。與單片機和DSP相比,FPGA的頻率更高、速度更快,這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此,在越來越多的領域中FPGA得到了日益廣泛的發展和應用。  本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖,具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點,可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述,包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。  本文還提出一種新型ZCT-PWMBoost變換器,詳細的分析了該變換器的工作過程,并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制,給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性,

    標簽: FPGA PWM 數字化 制器設計

    上傳時間: 2013-07-10

    上傳用戶:x4587

  • RS編譯碼的FPGA實現

    RS(Reed-Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于其出眾的糾錯能力,被廣泛地應用于各種差錯控制系統中,以滿足對數據傳輸通道可靠性的要求。 本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實現方法。對所設計的編碼譯碼器的主要性能指標進行了仿真及實際功能測試,并給出了時序仿真波形圖和實際測試的結果。最后對于RS軟判決譯碼器的實現進行試探性的研究。 本文的主要工作有:1)采用現場可編程門陣列(FPGA)實現了 RS 碼的編碼和譯碼;2)采用更高效的RiBM算法,不僅減少了邏輯單元(Logic Element)的使用量,而且速度上也得到提高;3)用 VHDL 語言實現RS編碼譯碼,包括伽羅華(Galoias)域內的乘法除法器的設計,伴隨式求解電路,關鍵方程求解電路等;4)對于錢搜索電路的實現進行了改進;5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實現。

    標簽: FPGA RS編譯碼

    上傳時間: 2013-04-24

    上傳用戶:qoovoop

  • 高速Viterbi譯碼器的FPGA實現

    本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器,也可以集成到大規模ASIC通信芯片中,作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結構的設計方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法,與寄存器交換法相比,回溯算法更適用于FPGA開發設計。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀,在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同,FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現,這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現,本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-04-24

    上傳用戶:181992417

  • 高速并行信號處理板數據接口與控制的FPGA設計

    隨著信息社會的發展,人們要處理的各種信息總量變得越來越大,尤其在處理大數據量與實時處理數據方面,對處理設備的要求是非常高的。為滿足這些要求,實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快,效率高,并且不斷的完善與發展。此類板卡要求與外部設備通訊,同時也要進行內部的數據交換,于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景,包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況,同時說明了本人所作的主要工作。 其次,介紹了PCI接口的有關規范,給出了通用信號處理板與CPCI的J1口的設計時序;介紹了DDR存儲器的概況、電平標準以及功能寄存器,并給出了與DDR.存儲器接口的設計時序;介紹了片上主要數據處理器件TS-202的有關概況,設計了板卡與DSP的接口時序。 再次,介紹了Altera公司FPGA的程序設計流程,并使用VHDL語言編程完成各個模塊之間的數據傳遞,并重點介紹了DDR控制核的編寫。 再次,介紹了WDM驅動程序的結構,程序設計方法等。 最后,通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊;并且還提到了對此設計以后地完善與發展。 本文所作的工作如下: 1、設計完成了處理板各接口時序,使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計,使數據可以從CPCI準確的傳送到DSP進行處理,并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。

    標簽: FPGA 高速并行 信號處理板 數據接口

    上傳時間: 2013-06-30

    上傳用戶:唐僧他不信佛

  • adf4350寄存器配置軟件

    一個很好用的adf4350寄存器配置軟件,省卻了您繁瑣的計算寄存器值的時間

    標簽: 4350 adf 寄存器 軟件

    上傳時間: 2013-06-30

    上傳用戶:海陸空653

  • PID調節控制作電極速度控制

    闡述如何使用PID算法進行變頻控制,通過方程確定輸入電機的電壓和頻率,達到安全控制電機速度的目的

    標簽: PID 調節控制 電極 速度控制

    上傳時間: 2013-05-24

    上傳用戶:jacking

  • 基于FPGA技術的星載高速復接器設計

    隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

    標簽: FPGA 星載 復接器

    上傳時間: 2013-07-17

    上傳用戶:wfl_yy

主站蜘蛛池模板: 独山县| 布尔津县| 邮箱| 平山县| 金秀| 谢通门县| 万源市| 岳池县| 金阳县| 赣州市| 金坛市| 利川市| 南召县| 五华县| 库尔勒市| 铜川市| 绿春县| 江达县| 文安县| 成安县| 泽库县| 东乡县| 福建省| 肃宁县| 普陀区| 德钦县| 乌兰察布市| 奇台县| 舒兰市| 延长县| 峨边| 台北市| 兴文县| 武夷山市| 浦北县| 长宁县| 福海县| 桃园县| 会泽县| 旌德县| 台州市|