文章對美國升級(jí)臺(tái)灣F-16機(jī)載多功能雷達(dá)的技術(shù)進(jìn)行了研究。首先介紹了有源電掃相控陣技術(shù)，該技術(shù)是提高雷達(dá)性能的關(guān)鍵所在。其次對多普勒銳化和合成孔徑技術(shù)進(jìn)行了深入的討論，研究表明合成孔徑技術(shù)能更好地提高成像效果。最后分析了升級(jí)F-16帶來的不足，說明升級(jí)不能阻止國家的統(tǒng)一大業(yè)。
標(biāo)簽： 16 機(jī)載雷達(dá) 關(guān)鍵技術(shù) 分
上傳時(shí)間： 2013-11-14
上傳用戶：古谷仁美
文中首先研究了廣義K分布模型及其統(tǒng)計(jì)特性,得到了相關(guān)系數(shù)之間的非線性關(guān)系。從而利用零記憶非線性變換(ZMNL)方法仿真了相關(guān)廣義K分布雜波,給出了基于ZMNL法的相關(guān)廣義K分布雜波序列仿真原理和算法流程圖,并仿真了幾種經(jīng)典的特殊廣義K分布。
標(biāo)簽： ZMNL K分布 廣義 寬帶雷達(dá)
上傳時(shí)間： 2013-10-24
上傳用戶：cccole0605
該電路集包括了從業(yè)界享有盛名的公司搜集到的大量最新電路，體現(xiàn)了豐富的設(shè)計(jì)思想。為便于讀者理解和應(yīng)用這些電路，本書幾乎對每個(gè)電路都附有簡要說明。$ C' I" t% P5 l3 V. l0 K, B 本書可供電子技術(shù)工作者、高等院校和中等專科學(xué)校師生、電子愛好者閱讀和參考。( H& s, \, z6 ~% D: @
上傳時(shí)間： 2013-10-19
上傳用戶：songnanhua
當(dāng)許多編程人員從事這項(xiàng)工作但又不使用源代碼管理工具時(shí)，源代碼管理幾乎不可能進(jìn)行。Visual SourceSafe是Visual Basic的企業(yè)版配備的一個(gè)工具，不過這個(gè)工具目的是為了保留一個(gè)內(nèi)部應(yīng)用版本，不向公眾發(fā)布（應(yīng)當(dāng)說明的是，M i c r o s o f t并沒有開發(fā)Visual SourceSafe，它是M i c r o s o f t公司買來的） 。雖然Visual SourceSafe有幫助文本可供參考，但該程序的一般運(yùn)行情況和在生產(chǎn)環(huán)境中安裝 Visual SourceSafe的進(jìn)程都沒有詳細(xì)的文字說明。另外，Visual SourceSafe像大多數(shù)M i c r o s o f t應(yīng)用程序那樣經(jīng)過了很好的修飾，它包含的許多功能特征和物理特征都不符合 Microsoft Wi n d o w s應(yīng)用程序的標(biāo)準(zhǔn)。例如，Visual SourceSafe的三個(gè)組件之一（Visual SourceSafe Administrator）甚至連F i l e菜單都沒有。另外，許多程序的菜單項(xiàng)不是放在最合適的菜單上。在程序開發(fā)環(huán)境中實(shí)現(xiàn)Visual SourceSafe時(shí)存在的復(fù)雜性，加上它的非標(biāo)準(zhǔn)化外觀和文檔資料的不充分，使得許多人無法實(shí)現(xiàn)和使用 Visual SourceSafe。許多人甚至沒有試用 Vi s u a l S o u r c e S a f e的勇氣。我知道許多高水平技術(shù)人員無法啟動(dòng)Visual SourceSafe并使之運(yùn)行，其中有一位是管理控制系統(tǒng)項(xiàng)目師。盡管如此，Visual SourceSafe仍然不失為一個(gè)很好的工具，如果你花點(diǎn)時(shí)間將它安裝在你的小組工作環(huán)境中，你一定會(huì)為此而感到非常高興。在本章中我并不是為你提供一些指導(dǎo)原則來幫助你創(chuàng)建更好的代碼，我的目的是告訴你如何使用工具來大幅度減少管理大型項(xiàng)目和開發(fā)小組所需的資源量，這個(gè)工具能夠很容易處理在沒有某種集成式解決方案情況下幾乎無法處理的各種問題。
上傳時(shí)間： 2013-10-24
上傳用戶：lgd57115700
目錄 C語言基礎(chǔ)知識(shí) C 語言簡介 C 語言的特點(diǎn)… C 語言的發(fā)展和標(biāo)準(zhǔn)化…數(shù)據(jù)類型、運(yùn)算、表達(dá)式和編譯預(yù)處理 數(shù)據(jù)類型… 基本類型與數(shù)據(jù)表示 整數(shù)類型和整數(shù)的表示… 實(shí)數(shù)類型和實(shí)數(shù)的表示… 字符類型和字符的表示… 運(yùn)算符、表達(dá)式與計(jì)算… 算術(shù)運(yùn)算符 算術(shù)表達(dá)式 表達(dá)式的求值… 變量——概念、定義和使用… 變量的定義0 變量的使用：取值與賦值 預(yù)處理 文件包含命令… 宏定義與宏替換…邏輯判斷與運(yùn)算… 關(guān)系運(yùn)算和邏輯運(yùn)算 復(fù)雜條件的描述0 i f語句循環(huán)控制 whi le語句 for語句… 循環(huán)程序常用的若干機(jī)制 增量和減量運(yùn)算符（++、--） 逗號(hào)運(yùn)算符 控制結(jié)構(gòu)和控制語句 do-while循環(huán)結(jié)構(gòu)… 流程控制語句… goto語句… 開關(guān)語句…函數(shù) 概述… 函數(shù)定義和程序的函數(shù)分解… 函數(shù)定義… 函數(shù)調(diào)用…數(shù)組 數(shù)組的概念、定義和使用 數(shù)組變量定義… 數(shù)組的使用 數(shù)組的初始化…結(jié)構(gòu) 結(jié)構(gòu)（struct） 結(jié)構(gòu)說明與變量定義 結(jié)構(gòu)變量的初始化和使用 結(jié)構(gòu)與函數(shù) 處理結(jié)構(gòu)的函數(shù)0指針 指針的概念 指針操作… 指針作為函數(shù)的參數(shù) 與指針有關(guān)的一些問題… 指針與數(shù)組 指向數(shù)組元素的指針 基于指針運(yùn)算的數(shù)組程序設(shè)計(jì) 數(shù)組參數(shù)與指針 字符指針與字符數(shù)組0
上傳時(shí)間： 2013-11-16
上傳用戶：asdkin
//------------------------------------------------------------------------------------//此程序?yàn)锳DC轉(zhuǎn)換程序，可以選擇向ADC0BUSY寫1或用定時(shí)器0,1,2,3作為ADC的啟動(dòng)信號(hào)。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定義函數(shù)//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看門狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //選擇相應(yīng)的啟動(dòng)方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此處設(shè)斷點(diǎn)，觀察ADCRESULT的結(jié)果 } }
上傳時(shí)間： 2013-10-13
上傳用戶：SimonQQ
USB Anaslyst-I分析儀軟件 安裝程序
標(biāo)簽： Anaslyst-I USB 分析儀 軟件
上傳時(shí)間： 2013-10-09
上傳用戶：qijian11056
USB Anaslyst-I分析儀軟件 安裝程序
標(biāo)簽： Anaslyst-I USB 分析儀 軟件
上傳時(shí)間： 2013-11-17
上傳用戶：yczrl
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-21
上傳用戶：wxqman
PCB線寬和電流關(guān)系公式 先計(jì)算Track的截面積，大部分PCB的銅箔厚度為35um（即 1oz）它乘上線寬就是截面積，注意換算成平方毫米。 有一個(gè)電流密度經(jīng)驗(yàn)值，為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT（0.44）A（0.75）， 括號(hào)里面是指數(shù)， K為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048 T為最大溫升，單位為攝氏度（銅的熔點(diǎn)是1060℃） A為覆銅截面積，單位為square mil. I為容許的最大電流，單位為安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍數(shù)關(guān)系，與公式不符 ？
上傳時(shí)間： 2013-11-12
上傳用戶：ljd123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
