一 、數(shù)模混合設(shè)計的難點 二、提高數(shù)模混合電路性能的關(guān)鍵 三、仿真工具在數(shù)模混合設(shè)計中的應(yīng)用 四、小結(jié) 五、混合信號PCB設(shè)計基礎(chǔ)問答
標(biāo)簽： 仿真 高數(shù)模混合
上傳時間： 2013-10-31
上傳用戶：bvdragon
集成元件庫的創(chuàng)建
上傳時間： 2013-11-23
上傳用戶：gxm2052
altium_designer_集成庫制作
標(biāo)簽： altium_designer 集成庫
上傳時間： 2015-01-02
上傳用戶：plsee
分析印刷電路板設(shè)計中解決電磁兼容問題的主要技術(shù), 闡明對電源、地、旁路、去藕和混合信號電路的設(shè)計方法.
標(biāo)簽： 印刷電路板 電磁兼容設(shè)計 論文
上傳時間： 2013-10-15
上傳用戶：YYRR
基于Actel FPGA 的多串口擴(kuò)展設(shè)計采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計，把若干接口電路的功能集成到A3P030 中，實現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計靈活性高，可根據(jù)需求靈活實現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計
上傳時間： 2013-11-03
上傳用戶：924484786
針對固定碼長Turbo碼適應(yīng)性差的缺點，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設(shè)計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案采用“自頂向下”的設(shè)計思想和“自底而上”的實現(xiàn)方法，對 Turbo編譯碼系統(tǒng)模塊化設(shè)計后優(yōu)化統(tǒng)一，經(jīng)時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結(jié)果表明，系統(tǒng)運行穩(wěn)健可靠，并具有良好的移植性；集成化一體設(shè)計，為LTE標(biāo)準(zhǔn)下Turbo碼 ASIC的開發(fā)提供了參考。
標(biāo)簽： Turbo LTE 標(biāo)準(zhǔn) 編譯碼器
上傳時間： 2013-10-08
上傳用戶：回電話#
混合信號系統(tǒng)中地平面的處理一直是一個困擾著很多硬件設(shè)計人員的難題"詳細(xì)講述了單點接地的原理"以及在工程應(yīng)用中的實現(xiàn)方法$
上傳時間： 2013-11-07
上傳用戶：lyson
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實驗測試,給出了實驗波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-17
上傳用戶：123456wh
今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號也能處理數(shù)字電視訊號，或是同時處理這兩種電視訊號(即所謂的混合調(diào)諧器)。在設(shè)計這種調(diào)諧器時需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實現(xiàn)超低成本調(diào)諧器參考設(shè)計。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實際上不僅是一個射頻調(diào)諧器，也是一個half NIM，因為它包括了中頻模塊。射頻輸入訊號透過一個簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計沒有采用PIN二極管進(jìn)行頻段切換，而是采用一個非常簡單的三工電路進(jìn)行頻段切換。天線阻抗透過高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預(yù)選訊號進(jìn)行放大。BG5120K雙MOSFET可以用于兩個VHF頻段。在接下來的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門用來抑制影像頻率。
上傳時間： 2013-11-21
上傳用戶：時代將軍
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-17
上傳用戶：hxy200501
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
