FPGA上的VERILOG語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過地址變換實(shí)現(xiàn)波形相位256級可調(diào)；通過DAC0832使波形幅值256級可調(diào)；通過FPGA內(nèi)部RAM實(shí)現(xiàn)波形存儲回放；并實(shí)現(xiàn)了每秒100HZ掃頻。
標(biāo)簽：
VERILOG
FPGA
語言編程
查找表
上傳時間：
2015-09-27
上傳用戶：songrui
