本文提出一個(gè)根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時(shí)間, 和電力消費(fèi)被介入在使用常規(guī)加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運(yùn)輸?shù)膶?shí)施一起為連續(xù)輸入資料減少資料記憶要求。
標(biāo)簽: FFT 元素 修改 加法器
上傳時(shí)間: 2015-12-04
上傳用戶:541657925
陽曆與陰曆換算 很好用的陰曆與陰曆互相轉(zhuǎn)換的Pascal程式庫
標(biāo)簽: Pascal 程式
上傳時(shí)間: 2013-12-24
上傳用戶:hfmm633
立體學(xué)轉(zhuǎn)方塊 3d立體捲動(dòng)的效果,是一個(gè)很有趣的研究課題,藉由三角函數(shù) for迴圈 即可運(yùn)算應(yīng)用來產(chǎn)生立體效果囉
標(biāo)簽: for
上傳用戶:hwl453472107
可以做數(shù)學(xué)陣列的反轉(zhuǎn), 是一個(gè)cla
標(biāo)簽: cla
上傳時(shí)間: 2014-01-06
上傳用戶:waizhang
將VHDL設(shè)計(jì)轉(zhuǎn)換成Verilog設(shè)計(jì)的程式
標(biāo)簽: Verilog VHDL 程式
上傳時(shí)間: 2016-01-18
上傳用戶:wkchong
DPLL由 鑒相器 模K加減計(jì)數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個(gè)系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計(jì)數(shù)器的K值決定DPLL的精度和同步建立時(shí)間,K越大,則同步建立時(shí)間長,同步精度高.反之則短,低.
標(biāo)簽: signal_out signal_in DPLL 模
上傳時(shí)間: 2013-12-26
上傳用戶:希醬大魔王
數(shù)位訊號處理 在matlab下進(jìn)行模擬的程式碼教學(xué)~好書推薦
標(biāo)簽: matlab 模 程式
上傳時(shí)間: 2014-11-23
上傳用戶:鳳臨西北
簡單型UC-GUI字形產(chǎn)生器,在網(wǎng)站上找到的,直接輸入中文即可轉(zhuǎn)換所需的文檔
標(biāo)簽: UC-GUI
上傳時(shí)間: 2013-12-20
上傳用戶:yph853211
實(shí)驗(yàn)十一 數(shù)/模轉(zhuǎn)換器 一、實(shí)驗(yàn)?zāi)康? 了解數(shù)/模轉(zhuǎn)換器的基本原理,掌握DAC0832芯片的使用方法。 二、實(shí)驗(yàn)內(nèi)容 1、實(shí)驗(yàn)電路原理如圖11-1,DAC0832采用單緩沖方式,具有單雙極性輸入端(圖中的Ua、Ub),利用debug輸出命令(Out 290 數(shù)據(jù))輸出數(shù)據(jù) 給DAC0832,用萬用表測量單極性輸出端Ua及雙極性輸出端Ub的電壓,驗(yàn)證數(shù)字與電壓之間的線性關(guān)系。 2、編程產(chǎn)生以下波形(從Ub輸出,用示波器觀察) (1)正弦波 三、編程提示 1、8位D/A轉(zhuǎn)換器DAC0832的口地址為290H,輸入數(shù)據(jù)與輸出電壓的關(guān)系參考實(shí)驗(yàn)指導(dǎo)原理圖: 2、產(chǎn)生鋸齒波只須將輸出到DAC0832的數(shù)據(jù)由0循環(huán)遞增。產(chǎn)生正弦波可根據(jù)正弦函數(shù)建一個(gè)下弦數(shù)字量表,取值范圍為一個(gè)周期,表中數(shù) 據(jù)個(gè)數(shù)在16個(gè)以上。
標(biāo)簽: 實(shí)驗(yàn) 模轉(zhuǎn)換器
上傳時(shí)間: 2013-12-16
上傳用戶:colinal
向量矩陣運(yùn)算包 電腦視覺常會(huì)使用到的向量矩陣的複雜運(yùn)算, 可利用此數(shù)學(xué)模組簡化你程式的複雜度 是非常有用的工具
標(biāo)簽: 向量 模 程式
上傳時(shí)間: 2016-03-19
上傳用戶:CHENKAI
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1