亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

模擬CMOS集成電路

  • 基于FPGA的多路視頻合成系統的設計

      摘 要:研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據,按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理,經過視頻編碼芯片轉換成模擬信號輸出到顯示器,以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優勢,應用靈活的的多路視頻信號的合成技術和數字圖像處理算法,實現實時處理多路視頻數據。

    標簽: FPGA 多路 視頻合成

    上傳時間: 2013-11-21

    上傳用戶:pei5

  • 七天玩轉Altera:學習FPGA必經之路

             七天玩轉Altera:學習FPGA必經之路包括基礎篇、時序篇和驗證篇三個部分。

    標簽: Altera FPGA

    上傳時間: 2013-11-13

    上傳用戶:yyyyyyyyyy

  • 如何通過仿真有效提高數模混合設計性

    一 、數模混合設計的難點 二、提高數模混合電路性能的關鍵 三、仿真工具在數模混合設計中的應用 四、小結 五、混合信號PCB設計基礎問答

    標簽: 仿真 高數模混合

    上傳時間: 2013-10-31

    上傳用戶:bvdragon

  • 集成元件庫的創建

    集成元件庫的創建

    標簽: 集成 元件庫

    上傳時間: 2013-11-23

    上傳用戶:gxm2052

  • 第五講_altium_designer_集成庫制作

    altium_designer_集成庫制作

    標簽: altium_designer 集成庫

    上傳時間: 2015-01-02

    上傳用戶:plsee

  • GC0309模組設計指南

    GC0309模組設計指南

    標簽: 0309 GC 模組 設計指南

    上傳時間: 2013-11-24

    上傳用戶:zhangzhenyu

  • 基于Actel FPGA的多串口擴展設計

    基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度,小體積,低功耗,低系統成本,高安全性和可靠性的小容量FPGA—A3P030 進行設計,把若干接口電路的功能集成到A3P030 中,實現了三路以上的串口擴展。該設計靈活性高,可根據需求靈活實現并行總線擴展三路UART 或者SPI 擴展三路UART,波特率可以靈活設置。

    標簽: Actel FPGA 多串口 擴展設計

    上傳時間: 2013-11-03

    上傳用戶:924484786

  • LTE標準下Turbo碼編譯碼器的集成設計

    針對固定碼長Turbo碼適應性差的缺點,以LTE為應用背景,提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長,平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法,對 Turbo編譯碼系統模塊化設計后優化統一,經時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結果表明,系統運行穩健可靠,并具有良好的移植性;集成化一體設計,為LTE標準下Turbo碼 ASIC的開發提供了參考。

    標簽: Turbo LTE 標準 編譯碼器

    上傳時間: 2013-10-08

    上傳用戶:回電話#

  • 采用FPGA的多路高壓IGBT驅動觸發器研制

    為有效控制固態功率調制設備,提高系統的可調性和穩定性,介紹了一種基于現場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發器的設計方法和實現電路。該觸發器可選擇內或外觸發信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發生器的要求,提高了脈沖功率調制系統的性能。

    標簽: FPGA IGBT 多路 驅動

    上傳時間: 2013-10-17

    上傳用戶:123456wh

  • 基于FPGA的多路高速串并轉換器設計

    高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES

    標簽: FPGA 多路 串并轉換

    上傳時間: 2013-11-17

    上傳用戶:hxy200501

主站蜘蛛池模板: 中阳县| 正镶白旗| 万载县| 海林市| 久治县| 建瓯市| 永胜县| 富锦市| 乌拉特后旗| 广水市| 张掖市| 崇信县| 扎兰屯市| 台州市| 长海县| 凉山| 吉安市| 汝阳县| 桐梓县| 巴林右旗| 益阳市| 大悟县| 江川县| 南宫市| 搜索| 永吉县| 西峡县| 丘北县| 桂东县| 南昌市| 棋牌| 塘沽区| 中山市| 鄢陵县| 齐齐哈尔市| 宕昌县| 莒南县| 改则县| 绥阳县| 木兰县| 乐安县|