亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

業(yè)務流程圖

  • C51原理及相關基礎入門知識

    C51原理及相關基礎入門知識 第一章:C51 流程控制語句一、分類條件語句、循環語句和開關語句。下面將對這些語句作詳細介紹。(1) 條件語句條件語句的一般形式為:if(表達式)語句 1;else語句 2;上述結構表示: 如果表達式的值為非0(TURE)即真, 則執行語句1, 執行完語句1 從語句2 后開始繼續向下執行; 如果表達式的值為 0(FALSE)即假, 則跳過語句1 而執行語句2。所謂表達式是指關系表達式和邏輯表達式的結合式。注意:1. 條件執行語句中"else 語句2;"部分是選擇項, 可以缺省, 此時條件語句變成:if(表達式) 語句1;表示若表達式的值為非 0 則執行語句1 , 否則跳過語句1 繼續執行。2. 如果語句1 或語句2 有多于一條語句要執行時, 必須使用"{"和"}" 把這些語句包括在其中, 此時條件語句形式為:if(表達式){語句體 1;}else{語句體 2;}3. 條件語句可以嵌套, 這種情況經常碰到, 但條件嵌套語句容易出錯, 其原因主要是不知道哪個if 對應哪個else。例如:if(x>20||x<-10)if(y<=100&&y>x)printf("Good");elseprintf("Bad");對于上述情況,規定: else 語句與最近的一個if 語句匹配, 上例中的 else 與 if(y<=100&&y>x) 相匹配。為了使 else 與if(x>20||x<-10) 相匹配, 必須用花括號。如下所示:if(x>20||x<-10){if(y<=100&&y>x)printf("Good");}

    標簽: C51 入門知識

    上傳時間: 2013-10-24

    上傳用戶:Sophie

  • 1.3.5 嵌入微處理器的FPGA設計流程

    1.3.5 嵌入微處理器的FPGA設計流程。

    標簽: FPGA 嵌入微處理器 設計流程

    上傳時間: 2013-11-08

    上傳用戶:ljj722

  • 使用QUARTUS_II做FPGA開發全流程_傻瓜式詳細教程

    用QUARTUS_II做FPGA開發全流程

    標簽: QUARTUS_II FPGA 流程 傻瓜式

    上傳時間: 2013-11-18

    上傳用戶:DXM35

  • 1.3 FPGA的設計流程

    1.3 FPGA的設計流程。

    標簽: FPGA 1.3 設計流程

    上傳時間: 2013-10-09

    上傳用戶:lwwhust

  • 使用QUARTUS II做開發全流程

    使用QUARTUS II做開發全流程,傻瓜式詳細教程

    標簽: QUARTUS 流程

    上傳時間: 2013-10-12

    上傳用戶:731140412

  • 對Altera 28nm FPGA浮點DSP設計流程和性能的獨立分析

      電子發燒友網核心提示:Altera公司昨日宣布,在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理(DSP)設計。獨立技術分析公司Berkeley設計技術有限公司(BDTI)驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程,同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。    Altera的浮點DSP設計流程經過規劃,能夠快速適應可參數賦值接口的設計更改,其工作環境包括來自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高級模塊庫,支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP,這些應用包括,雷達、無線基站、工業自動化、儀表和醫療圖像等。

    標簽: Altera FPGA DSP 28

    上傳時間: 2014-12-28

    上傳用戶:18888888888

  • ISE13設計流程詳解

    ISE13[1].1_設計流程詳解

    標簽: ISE 13 設計流程

    上傳時間: 2013-10-14

    上傳用戶:hebmuljb

  • Time Quest筆記-FPGA的開發流程

    本文詳細介紹了有關FPGA的開發流程,對初學者會有很大的指導作用。

    標簽: Quest Time FPGA 開發流程

    上傳時間: 2013-11-18

    上傳用戶:simonpeng

  • Alter FPGA的設計流程以及DSP設計

    Alter FPGA的設計流程以及DSP設計.

    標簽: Alter FPGA DSP 設計流程

    上傳時間: 2013-11-13

    上傳用戶:caixiaoxu26

  • 華為FPGA設計流程指南

    本部門所承擔的FPGA設計任務主要是兩方面的作用:系統的原型實現和ASIC的原型驗證。編寫本流程的目的是: l         在于規范整個設計流程,實現開發的合理性、一致性、高效性。 l         形成風格良好和完整的文檔。 l         實現在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。 l         便于新員工快速掌握本部門FPGA的設計流程。  

    標簽: FPGA 華為 設計流程

    上傳時間: 2013-11-24

    上傳用戶:xmsmh

主站蜘蛛池模板: 宝鸡市| 宜川县| 辽宁省| 元朗区| 曲周县| 鄯善县| 肃南| 永宁县| 司法| 新密市| 和林格尔县| 通江县| 彩票| 平度市| 昔阳县| 黔西县| 慈溪市| 涟源市| 织金县| 沙田区| 雅安市| 邵东县| 铜川市| 清徐县| 维西| 郑州市| 唐海县| 葵青区| 怀宁县| 方正县| 保山市| 湖南省| 嘉义县| 万盛区| 东城区| 洮南市| 绩溪县| 浦北县| 民勤县| 孟村| 阜新市|