基于Verilog-HDL的硬件電路的實現
9.1 簡單的可編程單脈沖發生器
9.1.1 由系統功能描述時序關系
9.1.2 流程圖的設計
9.1.3 系統功能描述
9.1.4 邏輯框圖
9.1.5 延時模塊的詳細描述及仿真
9.1.6 功能模塊Verilog-HDL描述的模塊化方法
9.1.7 輸入檢測模塊的詳細描述及仿真
9.1.8 計數模塊的詳細描述
9.1.9 可編程單脈沖發生器的系統仿真
9.1.10 可編程單脈沖發生器的硬件實現
9.1.11 關于電路設計中常用的幾個有關名詞
標簽：
Verilog-HDL
9.1
功能描述
上傳時間：
2015-09-16
上傳用戶：chfanjiang
