亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

用Verilog語(yǔ)言編寫的FPGA控制PWM的程序

用Verilog語(yǔ)言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

標(biāo)簽： Verilog FPGA PWM 語(yǔ)言

上傳時(shí)間： 2013-08-16

上傳用戶：梧桐

無(wú)線通信的FPGA實(shí)現(xiàn)及Matlab程序

無(wú)線通信的FPGA實(shí)現(xiàn)及Matlab程序

標(biāo)簽： Matlab FPGA 無(wú)線通信 程序

上傳時(shí)間： 2013-08-17

上傳用戶：lifangyuan12

LABVIEW的仿真程序

這是LABVIEW的仿真程序,對(duì)于學(xué)習(xí)LABVIEW是個(gè)約好的途徑.有壓路機(jī)廳村廳在要椏 非機(jī)動(dòng)車

標(biāo)簽： LABVIEW 仿真程序

上傳時(shí)間： 2013-08-17

上傳用戶：dongbaobao

VHDL語(yǔ)言編寫的關(guān)于ADC0809的程序

這是利用VHDL語(yǔ)言編寫的關(guān)于ADC0809的程序，編的很不錯(cuò)

標(biāo)簽： VHDL 0809 ADC 語(yǔ)言

上傳時(shí)間： 2013-08-19

上傳用戶：lty6899826

用Verilog HDL語(yǔ)言編寫的交通燈程序

這是一個(gè)用Verilog HDL語(yǔ)言編寫的交通燈程序。可以用Quartus II運(yùn)行。

標(biāo)簽： Verilog HDL 語(yǔ)言 編寫

上傳時(shí)間： 2013-08-19

上傳用戶：alex wang

VHDL設(shè)計(jì)的ds18b20的測(cè)溫程序

VHDL設(shè)計(jì)的ds18b20的測(cè)溫程序，歡迎測(cè)試請(qǐng)不要直接復(fù)制，可能不好顯示。

標(biāo)簽： VHDL 18b b20 18

上傳時(shí)間： 2013-08-20

上傳用戶：zjwangyichao

FPGA下的頻率計(jì)模塊化設(shè)計(jì) 附有完整的程序和仿真圖紙

自己做的FPGA下的頻率計(jì)模塊化設(shè)計(jì) 附有完整的程序和仿真圖紙

標(biāo)簽： FPGA 頻率計(jì) 模塊化設(shè)計(jì) 仿真

上傳時(shí)間： 2013-08-20

上傳用戶：wanqunsheng

一個(gè)關(guān)于4路CAN卡的硬件程序,用VHDL編寫

一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線

標(biāo)簽： VHDL CAN 硬件 程序

上傳時(shí)間： 2013-08-20

上傳用戶：jiiszha

用VHDL語(yǔ)言寫的程序?qū)嵗?/a>

標(biāo)簽： VHDL 語(yǔ)言 上傳時(shí)間： 2013-08-20

FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能

FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章

標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能

上傳時(shí)間： 2013-08-20

上傳用戶：liuwei6419