虛擬儀器技術是以傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術。目前虛擬儀器大部分是基于PC機，利用PCI等總線技術傳輸數(shù)據(jù)，數(shù)據(jù)卡插拔不便，便攜性差。隨著嵌入式技術的飛速發(fā)展，嵌入式系統(tǒng)平臺已經(jīng)應用到各個領域，而市場上的嵌入式虛擬儀器系統(tǒng)還相當少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學研究中已成為必不可少的部分。因此在我國開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統(tǒng)發(fā)展趨勢和特點，采用FPGA技術，進行一種支持多種平臺的高速虛擬儀器系統(tǒng)的設計與研究，并針對高速虛擬儀器系統(tǒng)中的一些技術難點提出解決方案。首先進行了系統(tǒng)的總體設計，確定了采用FPGA作為系統(tǒng)的控制核心，并選取了Labview作為PC平臺應用程序開發(fā)工具，利用USB2.0接口來進行數(shù)據(jù)傳輸；同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺。隨后進行了各個具體模塊的設計，在硬件方面，分別設計了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進行了FPGA控制程序的設計工作，實現(xiàn)了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面，設計了Labview應用程序，實現(xiàn)了波形顯示和頻譜分析等儀器功能，人機界面良好。在嵌入式平臺上面，進行了WinCE下GPIO驅動程序設計，并在上層應用程序中調用驅動來進行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題，提出利用多體交叉式存儲器結構的設計方案，并在FPGA內對控制程序進行了設計，對其時序進行了仿真。 最后對系統(tǒng)進行了聯(lián)合調試工作，利用上層軟件對輸入波形進行采集。根據(jù)調試結果看，該系統(tǒng)對輸入信號進行了較好的采樣和存儲，還原了波形，達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統(tǒng)，具有性能好、使用靈活，節(jié)省成本等特點，具有較高的研究價值和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：shwjl
隨著3G網(wǎng)絡建設的展開，移動用戶數(shù)量逐漸增加，用戶和運營商對網(wǎng)絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網(wǎng)絡投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優(yōu)點在我國移動網(wǎng)絡上有著大量的應用。目前，直放站已成為提高運營商網(wǎng)絡質量、解決網(wǎng)絡盲區(qū)或弱區(qū)問題、增強網(wǎng)絡覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數(shù)字化來解決這些問題。 本文正是以設計新型數(shù)字化直放站為目標，以實現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關技術而展開研究。 文章介紹了數(shù)字直放站的研究背景和國內外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設計思想及總體實現(xiàn)框圖，并對數(shù)字直放站數(shù)字中頻部分進行了詳細的模塊劃分。針對其中的數(shù)字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數(shù)倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現(xiàn)方案，最終利用FPGA實現(xiàn)了數(shù)字變頻模塊的設計。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現(xiàn)復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現(xiàn)方式，并指出其中間級窄帶濾波器采用內插級聯(lián)的方式實現(xiàn)，最后整個算法在FPGA上實現(xiàn)。 在軟件無線電思想的指導下，本文利用系統(tǒng)級的設計方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設計。遵照3GPP等相關標準，完成了系統(tǒng)的仿真測試和實物測試。最后得出結論：該系統(tǒng)實現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎上實現(xiàn)不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
伴隨著多媒體顯示和傳輸技術的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標清、高清、全高清。與顯示技術發(fā)展結伴而行的是顯示接口技術的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應用與IC設計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當龐大,涉及到相關的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：xiaoxiang
隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據(jù)實時處理的要求，給出了數(shù)字信號處理板的硬件設計方案并對硬件電路的實現(xiàn)進行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現(xiàn)了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現(xiàn)了設備的枚舉過程。
上傳時間： 2013-06-27
上傳用戶：a937518043
普通GPS接收機在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內環(huán)境的情況下，由于衛(wèi)星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號，導致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應用前景，特別是在交通事故、火災和地震等極端環(huán)境下，快速準確定位當事者所處位置對于降低事態(tài)損失和營救受傷者是極為重要的。歐美和日本等發(fā)達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。 本課題的主要研究內容是針對GPS微弱信號改進處理方法。針對傳統(tǒng)GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現(xiàn)快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數(shù)據(jù)導致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統(tǒng)GPS接收機延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號跟蹤丟失概率，來提高惡劣環(huán)境下低信噪比信號的跟蹤能力，實現(xiàn)微弱信號的連續(xù)可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環(huán)境下衛(wèi)星信號微弱時能夠實現(xiàn)較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數(shù)據(jù)，構造出不同載噪比的數(shù)字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數(shù)據(jù)處理特征使用FPGA技術對算法主要的數(shù)據(jù)處理部分進行了初步的構架實現(xiàn)并進行了板級驗證，結果表明，利用FPGA技術可以較好的實現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現(xiàn)微弱信號環(huán)境下的定位與導航。
上傳時間： 2013-05-31
上傳用戶：cccole0605
轉矩的測量對各種機械產(chǎn)品的研究開發(fā)、測試分析、質量檢驗、安全和優(yōu)化控制等工作有重要的意義。現(xiàn)有的轉矩傳感器一般結構復雜，制造安裝困難。本文介紹了一種結構簡單，測量精度高的新型轉矩傳感器——基于FPGA和單片機的光柵轉矩傳感器。 本文主要工作包括： 1、介紹了當前轉矩傳感器的發(fā)展現(xiàn)狀，分析了各種類型轉矩傳感器的特點和存在的不足。 2、介紹了光柵轉矩傳感器的工作原理，將光柵輸出的光電信號轉換成矩形波信號，通過分析旋轉軸的各種運動對光電輸出信號的影響，得知兩路矩形波信號的相位與扭轉角的關系，從而得到系統(tǒng)測量方案，并推導出具體的測量計算公式。 3、構建了系統(tǒng)實驗平臺，主要由被測量主軸、光柵對機構、光電裝置座三個部分構成。 4、基于現(xiàn)場可編程門陣列(FPGA)和單片機，完成系統(tǒng)硬件電路及軟件設計。 5、根據(jù)動態(tài)測量數(shù)據(jù)的時變性、隨機性、相關性和動態(tài)性等，研究了動態(tài)測量數(shù)據(jù)的處理方法。 6、對系統(tǒng)調試和實驗。采取先對各個單元模塊獨立調試與實驗的方法，對每個單元電路的性能進行分析處理，然后進行聯(lián)合調試與實驗，并對傳感器進行標定。 7、對系統(tǒng)誤差進行分析，并提出了改進措施。
上傳時間： 2013-06-19
上傳用戶：xiangwuy
截取的“孫啟林”的新型開關電源的“磁性元件”的部分，其中有實例！如題！
上傳時間： 2013-07-31
上傳用戶：13160677563
隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數(shù)量級，在數(shù)字信號處理領域被廣泛應用。FFT已經(jīng)成為現(xiàn)代信號處理的重要手段之一。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應用和發(fā)展，也使電子設計的規(guī)模和集成度不斷提高。同時基于FPGA實現(xiàn)FFT的設計方法和思想被提出。本次設計的目的是快速傅立葉變換(FFT)的FPGA實現(xiàn)。 此文在分析了快速傅立葉算法的基礎上，提出了一種頻率抽取基4 FFT的FPGA設計方案，針對現(xiàn)有FFT的FPGA實現(xiàn)過程中蝶形運算需要頻繁乘以多個旋轉因子提出了改進方法，減少了旋轉因子的乘法次數(shù)和存儲空間，加快了蝶形運算的速度，設計的地址映射方法，無需運算即可得到所需數(shù)據(jù)的存放地址，并結合采用乒乓結構和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內完成了整個FFT處理器的電路設計，經(jīng)過模塊時序仿真和數(shù)據(jù)的驗證及測試，達到工作在50MHz時鐘頻率的設計要求。最后對后續(xù)設計做了描述，并對用FPGA實現(xiàn)FFT做了展望。
上傳時間： 2013-04-24
上傳用戶：康郎
pid 控制原理 新型控制理論 方法 繼承pid 控制理論
上傳時間： 2013-04-24
上傳用戶：Jason1990
隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理技術廣泛應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換FFT作為數(shù)字信號處理的核心技術之一，使離散傅里葉變換的運算時間縮短了幾個數(shù)量級。 現(xiàn)場可編程門陣列FPGA是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應用，使電子設計的規(guī)模和集成度不斷提高，同時也帶來了電子系統(tǒng)設計方法和設計思想的不斷推陳出新。 本文主要研究如何利用FPGA實現(xiàn)FFT處理器，包括算法選取、算法驗證、系統(tǒng)結構設計、各個模塊設計、FPGA實現(xiàn)和測試整個流程。設計采用基－2按時間抽取算法，以XILINX公司提供的ISE6.1為軟件平臺，利用Verilog HDL描述的方式實現(xiàn)了512點16bits復數(shù)塊浮點結構的FFT系統(tǒng)，并以FPGA芯片VirtexⅡXC2V1000為硬件平臺，進行了仿真、綜合等工作。仿真結果表明其計算結果達到了一定的精度，運算速度可以滿足一般實時信號處理的要求。
上傳時間： 2013-04-24
上傳用戶：lwwhust
