《微波射頻電路設(shè)計與仿真100例》以微波仿真設(shè)計EDA軟件ADS、HFSS等為基礎(chǔ)，結(jié)合工程設(shè)計實踐，例舉了100個射頻電路設(shè)計實例。從工程設(shè)計仿真實踐角度出發(fā)，覆蓋了射頻有源器件設(shè)計、無源器件設(shè)計、射頻收發(fā)信機設(shè)計等主要方向，書中實例豐富翔實，并且在例舉的實例中詳細介紹了設(shè)計仿真全過程。通過《微波射頻電路設(shè)計與仿真100例》讀者可以學(xué)習到射頻電路的常見器件及其設(shè)計仿真方法，以及工程設(shè)計思路和技巧。
上傳時間： 2013-10-14
上傳用戶：lmq0059
第三代(3G)無線基礎(chǔ)設(shè)施將實現(xiàn)真正的移動接入互聯(lián)網(wǎng)并大幅提高新網(wǎng)絡(luò)的語音容量。現(xiàn)在還需要進一步的技術(shù)開發(fā)和標準化,以降低成本和推進3G基站收發(fā)信臺的部署工作。 基站收發(fā)信臺(BTS)空中及有線線路(Wireline)接口的全球標準在3G中占據(jù)了中心地位。
上傳時間： 2013-10-10
上傳用戶：hphh
Single-Ended and Differential S-Parameters Differential circuits have been important incommunication systems for many years. In the past,differential communication circuits operated at lowfrequencies, where they could be designed andanalyzed using lumped-element models andtechniques. With the frequency of operationincreasing beyond 1GHz, and above 1Gbps fordigital communications, this lumped-elementapproach is no longer valid, because the physicalsize of the circuit approaches the size of awavelength.Distributed models and analysis techniques are nowused instead of lumped-element techniques.Scattering parameters, or S-parameters, have beendeveloped for this purpose [1]. These S-parametersare defined for single-ended networks. S-parameterscan be used to describe differential networks, but astrict definition was not developed until Bockelmanand others addressed this issue [2]. Bockelman’swork also included a study on how to adapt single-ended S-parameters for use with differential circuits[2]. This adaptation, called “mixed-mode S-parameters,” addresses differential and common-mode operation, as well as the conversion betweenthe two modes of operation.This application note will explain the use of single-ended and mixed-mode S-parameters, and the basicconcepts of microwave measurement calibration.
上傳時間： 2014-03-25
上傳用戶：yyyyyyyyyy
《射頻通信電路》系統(tǒng)地介紹了射頻通信電路各模塊的基本原理、設(shè)計特點以及在設(shè)計中應(yīng)考慮的問題。《射頻通信電路》分為射頻電路設(shè)計基礎(chǔ)知識、調(diào)制與解調(diào)機理、收發(fā)信機結(jié)構(gòu)和收發(fā)信機射頻部分各模塊電路設(shè)計四大部分，其中模塊電路包括小信號低噪聲放大器、混頻器、調(diào)制解調(diào)器、振蕩器、鎖相及頻率合成器、高頻功率放大器及自動增益控制電路的原理及設(shè)計方法。
上傳時間： 2013-10-11
上傳用戶：LIKE
目錄執(zhí)行摘要 01并購：中國下一個階段發(fā)展的主要增長戰(zhàn)略 03通過培養(yǎng)技能和積累經(jīng)驗來克服困難 05在并購全程的三個階段實現(xiàn)最大價值 061. 制定成功的并購戰(zhàn)略：我們是在開展適當?shù)慕灰讍?062. 評估收購目標：不僅考慮經(jīng)濟因素，而且還重點考慮業(yè)務(wù)模式與運行 093. 管理并監(jiān)控整合工作：合并后的整合工作不到位常導(dǎo)致喪失大多數(shù)收益 11實現(xiàn)成功的并購：歸根結(jié)底依賴于適當?shù)哪芰Α⑷瞬藕头椒?15結(jié)語 16 并購：中國下一個階段發(fā)展的主要增長戰(zhàn)略參與并購活動的中國公司越來越多。2007年前11個月的交易量比2006年全年增長了18%，交易額增加了25%1。近期開展的調(diào)查顯示，每10家中國國內(nèi)企業(yè)中就有9家稱他們參加過或者打算進行并購活動。2 然而，最顯著的趨勢是中國公司在最近的并購交易中更多是買家身份，無論是國內(nèi)收購還是跨越國界的收購。相比之下，國外企業(yè)收購中國公司呈現(xiàn)下滑趨勢。多項國際調(diào)查顯示，許多并購都無法實現(xiàn)預(yù)期成效。然而也有證據(jù)表明頻繁參與并購的公司通過積累經(jīng)驗而提高了成功率。本文涵蓋了IBM自己的經(jīng)驗－如何使用和管理并購以便實現(xiàn)可持續(xù)增長，以及怎樣通過與領(lǐng)先公司合作來組織和管理并購。中國公司如能借鑒實用的洞察力和最佳業(yè)務(wù)實踐來克服挑戰(zhàn)，將會最大限度地提高并購全部三個階段的價值，最終受益匪淺。在并購活動中，中國公司日益成為收購方，而不是被收購方2006年，國內(nèi)的并購占到中國總交易量的60%以上3（見圖1），主要驅(qū)動力來自政府或市場驅(qū)動的行業(yè)合并。中國政府一直都在穩(wěn)定地合并大量國有企業(yè)以便打造更有競爭力的公司，特別是在電信、能源和交通運輸及資源等“戰(zhàn)略性”行業(yè)。這個趨勢在今后幾年中還將繼續(xù)發(fā)展，國務(wù)院國有資產(chǎn)監(jiān)督管理委員會（SASAC）計劃到2008年底將國有企業(yè)的數(shù)量從2007年的155家減少至80-100家。4 在解除管制的行業(yè)，如零售、高科技和制造業(yè)，國內(nèi)公司也掀起了一個合并浪潮，其目標是實現(xiàn)規(guī)模經(jīng)濟并提高效率，從而在競爭日益激烈的市場中立于不敗之地。在中國發(fā)揮并購效力的法則謀事在人，成事在天？1H 2006 1H2007按類型對并購進行細分交易數(shù)量國內(nèi)并購對內(nèi)并購對外并購5 10 15 2016.3012.111.37.32.46.7600 400 200 05122582963161218交易額（單位：十億美元）圖1 按類型對并購進行細分資料來源：亞太區(qū)并購公告，2007，普華永道
上傳時間： 2013-10-22
上傳用戶：pol123
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯(lián)板的設(shè)計驗驗。 PCB設(shè)計的經(jīng)驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設(shè)計需作特殊考量. 6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟性. 7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
AI :Auto-Insertion 自動插件 AQL :acceptable quality level 允收水準 ATE :automatic test equipment 自動測試 ATM :atmosphere 氣壓 BGA :ball grid array 球形矩陣
上傳時間： 2013-11-20
上傳用戶：haoxiyizhong
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯(lián)板的設(shè)計驗驗。 PCB設(shè)計的經(jīng)驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設(shè)計需作特殊考量. 6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟性. 7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。由于無線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬，而中頻頻率一般沒有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設(shè)計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發(fā)射機的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-12-28
上傳用戶：tsfh
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
