嵌入式系統(tǒng)應(yīng)用于智能設(shè)備、工業(yè)控制領(lǐng)域?qū)崿F(xiàn)各種信號(hào)的處理與控制，是近年來技術(shù)研究和產(chǎn)品開發(fā)的熱點(diǎn)。同時(shí)，隨著以太網(wǎng)技術(shù)的迅速發(fā)展，工業(yè)控制中過程監(jiān)控層和現(xiàn)場設(shè)備層信號(hào)傳輸網(wǎng)絡(luò)開始逐步采用以太網(wǎng)，基于網(wǎng)絡(luò)的遠(yuǎn)程監(jiān)控使整個(gè)企業(yè)網(wǎng)絡(luò)呈現(xiàn)高度統(tǒng)一性、開放性和透明性。將嵌入式技術(shù)和基于網(wǎng)絡(luò)的遠(yuǎn)程監(jiān)控技術(shù)應(yīng)用于電梯，可以有效地提高產(chǎn)品和服務(wù)的質(zhì)量。 本文旨在研制和開發(fā)一套應(yīng)用于電梯的智能多媒體顯示與遠(yuǎn)程監(jiān)控系統(tǒng)，硬件設(shè)計(jì)中，在以嵌入式微處理器S3C2410X、Flash、SDRAM構(gòu)成的最小系統(tǒng)核心板外，擴(kuò)展了串行口、網(wǎng)口、LCD接口等外圍硬件資源，設(shè)計(jì)了RS-232轉(zhuǎn)換成RS-422接口界面的硬件電路板，針對(duì)核心板RTC時(shí)鐘問題，采用PCF8563芯片設(shè)計(jì)了時(shí)鐘/日歷小板。 軟件平臺(tái)方面，首先分析了系統(tǒng)啟動(dòng)引導(dǎo)程序Bootloader，參照嵌入式Linux內(nèi)核源代碼以及對(duì)S3C2410X的支持代碼，根據(jù)本系統(tǒng)的硬件配置對(duì)Linux內(nèi)核進(jìn)行裁剪移植，修改了音頻驅(qū)動(dòng)和LCD驅(qū)動(dòng)，在內(nèi)核中添加了對(duì)Yaffs文件系統(tǒng)類型的支持。然后準(zhǔn)備了根文件系統(tǒng)內(nèi)容，在其中添加了交叉編譯過的Qt/Embedded3.1的庫，使用Cramfs、RAMdisk和Yaffs相結(jié)合的根文件系統(tǒng)格式。在此基礎(chǔ)上，向嵌入式平臺(tái)移植了Linux下開源的多媒體播放器Mplayer和嵌入式數(shù)據(jù)庫SQLite。 設(shè)計(jì)編寫Qt GUI界面和串口數(shù)據(jù)采集模塊，構(gòu)建了電梯間多媒體顯示系統(tǒng)，顯示界面劃分為串口數(shù)據(jù)采集顯示、動(dòng)畫播放、系統(tǒng)時(shí)間、文本信息、滾動(dòng)字幕、商標(biāo)圖片六個(gè)顯示區(qū)域。使用Boa在ARM平臺(tái)上構(gòu)建了嵌入式Web服務(wù)器，Web服務(wù)器通過HTTP協(xié)議與監(jiān)控端瀏覽器軟件進(jìn)行信息交互，提供服務(wù)器應(yīng)用程序模塊的訪問界面和現(xiàn)場設(shè)備的信息訪問和控制界面，并借助SQLite數(shù)據(jù)庫的支持，實(shí)現(xiàn)了基于網(wǎng)絡(luò)的電梯遠(yuǎn)程監(jiān)控系統(tǒng)的功能。監(jiān)控端通過Web頁面激活服務(wù)器的相應(yīng)應(yīng)用程序模塊，傳遞信息服務(wù)請求和控制命令。將本系統(tǒng)應(yīng)用與電梯設(shè)備，取得了用戶的好評(píng)。
標(biāo)簽： ARM 電梯多媒體 監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：564708051@qq.com
本文對(duì)燃料電池車用DC/DC變換器的基本原理以及控制策略進(jìn)行了較為詳盡的分析和討論，對(duì)基于ARM的DC/DC變換器控制系統(tǒng)的軟硬件設(shè)計(jì)作了較為詳盡的論述，對(duì)控制系統(tǒng)的電磁兼容作了詳細(xì)的研究并給出了提高電磁兼容能力的措施。本文介紹了本課題研究的背景，燃料電池電動(dòng)汽車的特性和研究的目的與意義并分析了大功率DC/DC變換器主電路的拓?fù)浣Y(jié)構(gòu)、工作原理和電磁兼容環(huán)境。在此基礎(chǔ)上，從控制電路的最小系統(tǒng)、檢測系統(tǒng)、脈沖發(fā)生系統(tǒng)以及驅(qū)動(dòng)電路、CAN通訊電路等方面重點(diǎn)討論了DC/DC變換器控制系統(tǒng)的硬件設(shè)計(jì)以及驅(qū)動(dòng)電路的設(shè)計(jì)。本文在DC/DC變換器電感電流連續(xù)狀態(tài)空間小信號(hào)數(shù)學(xué)模型的基礎(chǔ)上，應(yīng)用MATLAB軟件對(duì)大功率DC/DC變換器單環(huán)控制系統(tǒng)進(jìn)行了建模和仿真分析，給出了具有實(shí)際指導(dǎo)意義的結(jié)論，設(shè)計(jì)了基于ARM控制系統(tǒng)的軟件結(jié)構(gòu)并編寫了相應(yīng)的軟件代碼。此外，本文從硬件和軟件兩個(gè)方面重點(diǎn)討論了控制系統(tǒng)的電磁兼容以及抗干擾措施。在系統(tǒng)硬件和軟件基礎(chǔ)上進(jìn)行了功率試驗(yàn)并給出了試驗(yàn)結(jié)果以及今后改進(jìn)的方向。
上傳時(shí)間： 2013-07-12
上傳用戶：wao1005
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
無線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來移動(dòng)通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設(shè)正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網(wǎng)具有移動(dòng)性好、成本低和不會(huì)出現(xiàn)線纜故障等特點(diǎn).該文對(duì)無線局域網(wǎng)的主流協(xié)議IEEE 802.11a的物理層實(shí)現(xiàn)技術(shù)進(jìn)行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設(shè)計(jì)實(shí)現(xiàn)了物理層基帶處理的關(guān)鍵模塊,為今后形成具有自主知識(shí)產(chǎn)權(quán)的IP核奠定了基礎(chǔ).該文研究內(nèi)容得到了天津市信息化辦公室"寬帶無線局域網(wǎng)關(guān)鍵技術(shù)研究"項(xiàng)目經(jīng)費(fèi)的支持.該文在對(duì)IEEE 802.11a協(xié)議深入研究的基礎(chǔ)上,提出了物理層的實(shí)現(xiàn)方案和功能模塊劃分.重點(diǎn)研究了實(shí)現(xiàn)基帶處理的關(guān)鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實(shí)現(xiàn)算法和硬件結(jié)構(gòu).在Viterbi譯碼器的設(shè)計(jì)中,
標(biāo)簽： Viterbi 80211a 80211 IEEE
上傳時(shí)間： 2013-06-19
上傳用戶：xinzhch
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計(jì)
上傳時(shí)間： 2013-05-31
上傳用戶：yuying4000
逆變器在自動(dòng)控制系統(tǒng)、電機(jī)交流調(diào)速、電力變換以及電力系統(tǒng)控制中都起著重要的作用；各系統(tǒng)對(duì)逆變器的性能需求也越來越高。PWM控制多重逆變器正是基于這些需求，實(shí)現(xiàn)可變頻、調(diào)壓、調(diào)相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過對(duì)每個(gè)脈沖寬度進(jìn)行控制，以達(dá)到控制輸出電壓和改善輸出波形的目的；多重逆變器則是把幾個(gè)矩形波逆變器的輸出組合起來起來形成階梯波，從而消除諧波；PWM控制多重逆變器綜合上述兩種技術(shù)的特點(diǎn)，非常適合于應(yīng)用在對(duì)諧波、電壓輸出及穩(wěn)定性要求比較高的場合。電力半導(dǎo)體技術(shù)和集成電路技術(shù)的快速發(fā)展，使得多重逆變器的控制、實(shí)現(xiàn)成為可能。 本文首先分析風(fēng)力發(fā)電系統(tǒng)對(duì)逆變器的要求，從多重逆變器理論和PWM逆變器理論出發(fā)，提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應(yīng)用在逆變電源、交流電機(jī)調(diào)速及電力變換領(lǐng)域中。 文中建立了一個(gè)多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調(diào)的多重逆變器的PWM控制，且能完成逆變器故障運(yùn)行下的保護(hù)與告警。并在MATLAB/SIMULINK環(huán)境下對(duì)算法模型進(jìn)行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎(chǔ)上，本文提出了一個(gè)基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實(shí)現(xiàn)方案。并給出一個(gè)主要由FPGA、ADC/DAC、驅(qū)動(dòng)與保護(hù)電路、逆變器主回路及其他外圍電路構(gòu)成的多重逆變器系統(tǒng)解決方案。實(shí)驗(yàn)結(jié)果表明，此方案系統(tǒng)結(jié)構(gòu)簡單、可行，很好完成上述多重逆變器的PWM控制算法。
上傳時(shí)間： 2013-06-28
上傳用戶：wmwai1314
ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出，開創(chuàng)了視頻通信和存儲(chǔ)應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個(gè)共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲(chǔ)容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上，綜合出各種標(biāo)準(zhǔn)中實(shí)現(xiàn)途徑的共性和優(yōu)勢，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺(tái)上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點(diǎn)，建立一個(gè)可重構(gòu)的內(nèi)核處理模塊。進(jìn)一步的完善算法(運(yùn)算速度、精度)和外圍系統(tǒng)后，就可作為專用視頻壓縮編碼器進(jìn)行門級(jí)電路設(shè)計(jì)的原型，構(gòu)建一個(gè)片上可編程的獨(dú)立系統(tǒng)。 編碼器設(shè)計(jì)有良好的應(yīng)用前景，通過使用離散余弦變換和熵編碼，對(duì)運(yùn)動(dòng)圖像從空間上進(jìn)行壓縮編碼，使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲(chǔ)和編輯等方面的要求。同時(shí)，系統(tǒng)的設(shè)計(jì)將解碼的工作量大幅度降低，功能模塊在作適當(dāng)?shù)母膭?dòng)后可為解碼器的參考設(shè)計(jì)使用。 研究所涉及的各功能模塊都進(jìn)行了系統(tǒng)性的仿真和綜合，滿足工程樣機(jī)的前期研發(fā)需要。
上傳時(shí)間： 2013-04-24
上傳用戶：xiangwuy
隨著無線通信的應(yīng)用日益廣泛，無線通信系統(tǒng)的種類也越來越繁雜，但是由于不同通信系統(tǒng)的工作頻段、調(diào)制方式、通信協(xié)議等原理結(jié)構(gòu)上存在差異而極大限制了不同系統(tǒng)之間的互通。軟件無線電擺脫了硬件體系結(jié)構(gòu)的束縛，成為解決不同通信體制之間互操作問題和開展多種通信業(yè)務(wù)的最佳途徑，具有巨大的商業(yè)和軍事價(jià)值，被喻為無線電通信領(lǐng)域一次新的技術(shù)革命。 本文首先回顧了軟件無線電的提出和發(fā)展現(xiàn)狀，然后論述了軟件無線電的基本理論和數(shù)學(xué)模型。在此理論和模型的基礎(chǔ)上，設(shè)計(jì)了軟件無線電接收機(jī)的硬件平臺(tái)。該平臺(tái)包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無線接收機(jī)組成；中頻部分先將接收機(jī)輸出的模擬信號(hào)數(shù)字化，然后再通過FPGA實(shí)現(xiàn)下變頻；基帶部分主要由DSP和嵌入式系統(tǒng)組成，完成解調(diào)、同步等處理并可以進(jìn)行一些其他的應(yīng)用。其中的嵌入式系統(tǒng)的主處理器是基于ARM7-TDMI內(nèi)核的LPC2200芯片，為了實(shí)現(xiàn)開發(fā)的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時(shí)實(shí)內(nèi)核。 軟件無線電接收機(jī)是一個(gè)很龐大的體系，其中的數(shù)字下變頻器DDC是一個(gè)非常關(guān)鍵的組成部分，在這部分中可方便的對(duì)接收頻段、濾波器特性等進(jìn)行編程控制，極大的提高了通信設(shè)備的性能和靈活性，因此本文的重點(diǎn)在于數(shù)字下變頻器的設(shè)計(jì)與實(shí)現(xiàn)。實(shí)現(xiàn)下變頻的方法有很多種，由于FPGA在速度和靈活性上的優(yōu)勢，其應(yīng)用也越來越廣泛，因此主要采用了居于領(lǐng)導(dǎo)地位的XILINX公司的SPATAN-Ⅱ芯片來實(shí)現(xiàn)數(shù)字下變頻的功能。
上傳時(shí)間： 2013-04-24
上傳用戶：mfhe2005
在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點(diǎn)，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時(shí)延長且因?yàn)榈痛a重碼字，存在錯(cuò)誤平臺(tái)現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點(diǎn)，又因?yàn)門urbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合，大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識(shí)；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實(shí)現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)方案。據(jù)實(shí)際工作中碰到的非標(biāo)準(zhǔn)信號(hào)，給出了整體模塊設(shè)計(jì)圖，及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實(shí)現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時(shí)間： 2013-07-02
上傳用戶：ndyyliu
本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯(cuò)，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺(tái)對(duì)Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對(duì)于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計(jì)。通過對(duì)譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。
上傳時(shí)間： 2013-04-24
上傳用戶：181992417
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
