The MAX2870 ultra-wideband phase-locked loop (PLL) and voltagecontrol oscillator (VCO) can operate in both integer-N and fractional-Nmodes, similar to the Analog Devices ADF4350 wideband synthesizer.This application note compares the MAX2870 and ADF4350 registers andloop filter design in detail. Users who already familiar with ADF4350 canuse this application note as a quick design reference.
標簽： 寄存器 環(huán)路濾波器
上傳時間： 2014-12-23
上傳用戶：變形金剛
ADV7511 HDMI®發(fā)送器支持HDCP 1.1特性；然而，業(yè)界對如何正確實現(xiàn)HDCP 1.1的某些特性，特別是增強鏈路驗證(Pj校驗)，存在一些誤解。由于對實現(xiàn)方法存在不同的解釋，ADI公司給ADV7511增加了一個HDCP 1.1特性禁用選項。版本ID(主寄存器映射的寄存器0x00) 為0x14的ADV7511器件提供此選項。在以前版本的ADV7511中，如果接收器在其HDCP響應(yīng)中顯示支持HDCP 1.1特性，則ADV7511自動調(diào)用此(Pj校驗)協(xié)議。HDCP 1.1特性禁用選項允許用戶通過置位I2C寄存器位來禁用Pj校驗。
上傳時間： 2013-10-26
上傳用戶：changeboy
設(shè)計由555、移位寄存器、D/A轉(zhuǎn)換器、PLD等器件構(gòu)成的多路序列信號輸出和階梯波輸出的發(fā)生器電路，重點學(xué)習(xí)555、D/A轉(zhuǎn)換器及可編程邏輯器件的原理及應(yīng)用方法。用Proteus軟件仿真；實驗測試技術(shù)指標及功能、繪制信號波形。
上傳時間： 2013-11-03
上傳用戶：crazyer
如AD9548數(shù)據(jù)手冊所述，AD9548的輸入端最多可支持八個獨立參考時鐘信號。八路輸入各有一個專用參考監(jiān)控器，判斷輸入?yún)⒖夹盘柕闹芷谑欠駶M足用戶要求。圖1是參考監(jiān)控器和必要支持元件的框圖。參考監(jiān)控器測量輸入?yún)⒖夹盘柕闹芷冢⒙暶餍盘柺沁^慢還是過快，即表示參考信號有誤。該信息保存在參考狀態(tài)寄存器內(nèi)(各參考監(jiān)控器具有用戶可讀取的專用狀態(tài)寄存器)。雖然參考監(jiān)控器將既不快也不慢的參考時鐘信號視為正確，但仍會通過AD9548參考驗證邏輯進一步審查。由于八個參考監(jiān)控器全部相同，圖1僅顯示其中之一。然而應(yīng)注意，所有八個參考監(jiān)控器共用相同的采樣時鐘和用戶提供的系統(tǒng)時鐘周期值(TSYS)。
上傳時間： 2014-12-23
上傳用戶：23333
用ad9850激勵的鎖相環(huán)頻率合成器山東省濟南市M0P44 部隊Q04::00R 司朝良摘要! 提出了一種ad9850和ad9850相結(jié)合的頻率合成方案! 介紹了ad9850芯片ad9850的基本工作原理" 性能特點及引腳功能! 給出了以1!2345 作為參考信號源的鎖相環(huán)頻率合成器實例! 并對該頻率合成器的硬件電路和軟件編程進行了簡要說明#關(guān)鍵詞! !!" 鎖相環(huán)頻率合成器數(shù)據(jù)寄存器
上傳時間： 2013-10-18
上傳用戶：hehuaiyu
第二部分：DRAM 內(nèi)存模塊的設(shè)計技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計.............................................................................145第三章 內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章 內(nèi)存模塊信號設(shè)計.................................................................................1594.1 時鐘信號的設(shè)計.......................................................................................1594.2 CS 及CKE 信號的設(shè)計..............................................................................1624.3 地址和控制線的設(shè)計...............................................................................1634.4 數(shù)據(jù)信號線的設(shè)計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計算.............................................................................172第六章 實際設(shè)計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進一步探討，本文所總結(jié)的內(nèi)存設(shè)計技術(shù)就是針對SDRAM 而言(包括SDR 和DDR)?，F(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標簽： DRAM 內(nèi)存模塊 設(shè)計技術(shù)
上傳時間： 2014-01-13
上傳用戶：euroford
鑒于市場上常見的51系列8位單片機的售價比較低廉，我們的設(shè)計采用了P89V51RB2FN單片機作為主控制器，P89V51RB2FN 是一款80C51 微控制器，包含16kB Flash 和256 字節(jié)的數(shù)據(jù)RAM ，3 個16 位定時器/計數(shù)器，8 個中斷源，4 個中斷優(yōu)先級，2 個DPTR 寄存器[19]；主要負責(zé)系統(tǒng)的控制與協(xié)調(diào)工作。具體方案如下：首先，利用單片機檢測各種模擬信號，通過接收鍵盤送來的命令，確認功能設(shè)置，實現(xiàn)數(shù)據(jù)裝入和實時監(jiān)控，其次，根據(jù)CPU發(fā)出的信號控制語音播報、顯示等功能，用軟件實現(xiàn)系統(tǒng)定時功能，節(jié)省了硬件成本的開銷。這樣的設(shè)計使安裝和調(diào)試工作可以并行進行，極大地縮短了總體設(shè)計和制造的時間，綜合考慮以上因素。
標簽： 微波爐
上傳時間： 2013-10-14
上傳用戶：wanqunsheng
數(shù)字序列發(fā)生器是在數(shù)字系統(tǒng)中每個循環(huán)周期中，1和0數(shù)碼按一定的規(guī)則順序排列產(chǎn)生的序列信號電路。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下一次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。本文給定序列循環(huán)長度為16，用戶自定義輸入序列，并可控制其順序與逆序輸出，利用4個74LS194移位寄存器移位輸出進行設(shè)計，完成狀態(tài)轉(zhuǎn)移，并將最終結(jié)果顯示出發(fā)光二極管上。
上傳時間： 2013-10-29
上傳用戶：fdfadfs
mc9s12xs128編程
上傳時間： 2013-11-17
上傳用戶：llandlu
讀寫內(nèi)部寄存器，定時報警
標簽： smaRTClock C8051F410 操作
上傳時間： 2013-11-05
上傳用戶：xingisme
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
