內(nèi)容簡介 本書以數(shù)字信號處理基礎內(nèi)容為主，同時也介紹了有關數(shù)字信號處理實現(xiàn)與應用。書中 以主要篇幅討論了離散時間信號與系統(tǒng)的基本概念，離散傅里葉變換及其快速算法，數(shù)字濾 波器的結構與各種設計方法。這是數(shù)字信號處理中的經(jīng)典內(nèi)容，也是進一步學習和掌握更多 信號處理理論的基礎。為便于數(shù)字信號處理系統(tǒng)的設計與開發(fā)，書中介紹了數(shù)字信號處理芯 片的原理及其開發(fā)工具以及應用實例。 本書概念清晰，說明詳細，深入淺出，易于理解，具有豐富的例題和習題，便于自學。 本書可作為高等院校理工科類相關專業(yè)本科生教材，也可作為有關工程技術人員的自學 參考書。
標簽： 數(shù)字信號處理
上傳時間： 2013-10-24
上傳用戶：chaisz
模擬電路快速入門
上傳時間： 2013-11-06
上傳用戶：nunnzhy
為得到性能優(yōu)良、符合實際工程的鎖相環(huán)頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎，運用ADS（Advanced Design System 2009）軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標均達到了設計目標。
上傳時間： 2013-12-16
上傳用戶：萍水相逢
iSensor IMU快速入門指南和偏置優(yōu)化技巧
上傳時間： 2014-12-23
上傳用戶：小草123
跨阻濾波器是將輸入的電流信號轉換成電壓信號的同時完成信號濾波的一種新型濾波器。給出跨阻濾波器的快速實用設計。通過插入一個電壓跟隨器，可將常用的電壓模式濾波器設計方法移植到跨阻濾波器設計中，從而可以實現(xiàn)跨阻濾波器的設計。文中給出了帶阻跨阻濾波器的設計實例，仿真結果驗證了所提出的設計方法的正確性。
標簽： 跨阻濾波器
上傳時間： 2013-10-10
上傳用戶：ccccccc
針對紅外圖像邊緣模糊，對比度低的問題，文中研究了改進的中值濾波和改進的Sobel邊緣檢測對紅外圖像進行處理。在對處理后圖像的特征進行分析的基礎上，研究了改進的Laplace金字塔分解的圖像融合算法，并基于CUDA并行處理技術，在可編程GPU上實現(xiàn)了紅外圖像快速增強的目的。該算法結合GPU的內(nèi)存特點，應用紋理映射、多點訪問、并行觸發(fā)技術，優(yōu)化數(shù)據(jù)的存儲結構，提高數(shù)據(jù)處理速度，適用于對紅外圖像增強的實時性要求較高的領域。實驗結果表明，該算法有較好的并行特性，能充分利用CUDA的并行計算能力，提高了紅外圖像增強的實時性，處理分辨率為3 096×3 096的紅外圖像時加速比達32.189。
上傳時間： 2014-01-03
上傳用戶：mh_zhaohy
功能簡介 虛儀聲卡萬用儀是一個功能強大的基于個人電腦的虛擬儀器。它由聲卡實時雙蹤示波器、聲卡實時雙蹤頻譜分析儀和聲卡雙蹤信號發(fā)生器組成，這三種儀器可同時使用。本儀器內(nèi)含一個獨特設計的專門適用于聲卡信號采集的算法，它能連續(xù)監(jiān)視輸入信號，只有當輸入信號滿足觸發(fā)條件時，才采集一幀數(shù)據(jù)，即先觸發(fā)后采集，因而不會錯過任何觸發(fā)事件。這與同類儀器中常用的先采集一長段數(shù)據(jù)，然后再在其中尋找觸發(fā)點的方式，即先采集后觸發(fā)，截然不同。因此本儀器能達到每秒50幀的快速屏幕刷新率，從而實現(xiàn)了真正的實時信號采集、分析和顯示。本儀器還支持各種復雜的觸發(fā)方式包括超前觸發(fā)和延遲觸發(fā)。 虛儀聲卡萬用儀發(fā)揮了以電腦屏幕作為顯示的虛擬儀器的優(yōu)點，支持圖形顯示的放大和滾動，并將屏幕的絕大部分面積用于數(shù)據(jù)顯示，使您能夠深入研究被測信號的任何細節(jié)。而市面上有些同類儀器則在人機界面上過分追求“形”似，將傳統(tǒng)儀器的面板簡單地模擬到電腦屏幕上，占用了大量寶貴的屏幕資源，僅留下較小面積供數(shù)據(jù)顯示用。 虛儀聲卡萬用儀提供了一套完整的信號測試與分析功能，包括：雙蹤波形、波形相加、波形相減、李莎如圖、電壓表、瞬態(tài)信號捕捉、RMS絕對幅度譜、相對幅度譜、八度分析（1/1、1/3、1/6、1/12、1/24）、THD、THD+N、SNR、SINAD、頻率響應、阻抗測試、相位譜、自相關函數(shù)、互相關函數(shù)、函數(shù)發(fā)生器、任意波形發(fā)生器、白噪聲發(fā)生器、粉紅噪聲發(fā)生器、多音合成發(fā)生器和掃頻信號發(fā)生器等。 虛儀聲卡萬用儀將采集到的數(shù)據(jù)和分析后的數(shù)據(jù)保存為標準的WAV波形文件或TXT文本文件。它也支持WAV波形文件的輸入和BMP圖像文件的輸出和打印。支持24比特采樣分辨率。支持WAV波形文件的合并和數(shù)據(jù)抽取。
上傳時間： 2013-10-25
上傳用戶：silenthink
以雙音多頻信號為例，通過運用快速傅里葉變換和Hanning窗等數(shù)學方法，分析了信號頻率，電平和相位之間的關系，推導出了計算非整周期正弦波形信噪比的算法，解決了數(shù)字信號處理中非整周期正弦波形信噪比計算精度低下的問題。以C編程語言進行實驗，證明了算法的正確性和可重用性，并可極大的提高工作效率。
上傳時間： 2014-01-18
上傳用戶：laomv123
由于CMOS器件靜電損傷90%是延遲失效，對整機應用的可靠性影響太大，因而有必要對CMOS器件進行抗靜電措施。本文描述了CMOS器件受靜電損傷的機理，從而對設計人員提出了幾種在線路設計中如何抗靜電，以保護CMOS器件不受損傷。
上傳時間： 2013-11-05
上傳用戶：yupw24
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數(shù)字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設計的關鍵技術之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數(shù)字系統(tǒng)設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現(xiàn)高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。 近年來半導體技術的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y構如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設計帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關)。 根據(jù)這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進行模數(shù)轉換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現(xiàn)相當于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設計中一些問題, 降低了系統(tǒng)設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
<center id="o2o0o"></center>